请使用systemverilog来生成一个功能。这个功能的输入是一个变量int x，输出是 位宽为100bit 的变量y的低x比特。

在SystemVerilog中，你可以创建一个名为`getLowBits`的功能函数，该函数接受一个整数`x`作为输入，然后返回一个位宽为100的布尔向量，表示输入值的低x比特。这里是一个简单的示例：

module getLowBits(input [31:0] x, output [99:0] y);
  // Function to extract the low x bits from the input integer
  function [99:0] getLowBits(int width, int bitPos);
    return {posedge_clk, $bit{x >> bitPos}};
  endfunction : getLowBits

  initial begin
    assign y = getLowBits(32, x); // Assuming clk is a global clock signal
  end
endmodule

在这个例子中，我们定义了一个名为`getLowBits`的函数，它内部使用了SystemVerilog的位移操作符`>>`来获取指定位置的低x位，并将结果映射到一个100比特的向量上。请注意，你需要根据实际的位宽和钟周期信号(`posedge_clk`)调整函数的参数。