请用Verilog HDL语言写出一段能使两块CD4511数码管同时发光的程序。

Verilog HDL是一种硬件描述语言，用于设计和描述数字系统的行为。为了在Verilog中控制两块CD4511数码管同时点亮，你需要首先设置I/O端口以连接到数码管的输入和公共端，然后编写一个组合逻辑部分来生成必要的驱动信号。以下是一个简化的示例，假设每块数码管有7段LED和一个选通控制线：

module display_driver(clocks, data_in, led_outs, select);
    input [6:0] data_in; // 输入的数据，8位表示二进制0-127
    input clocks;          // 主时钟
    input [1:0] select;    // 选择哪一块数码管，0对应第一块，1对应第二块
    output reg [6:0] led_outs[1]; // 输出到数码管的LED，每个数码管8位

    // 简化版数码管驱动逻辑（真实情况会更复杂）
    always @(posedge clocks) begin
        case(select)
            0: led_outs[0] <= data_in;   // 第一块数码管显示data_in的内容
            1: led_outs[1] <= data_in;   // 第二块数码管显示data_in的内容
        endcase
    end
endmodule

在这个例子中，`led_outs[0]`和`led_outs[1]`分别代表两块数码管的LED输出，当`select`为0或1时，对应的数码管就会显示`data_in`变量的内容。

请注意，这只是一个非常基础的示例，实际应用中可能需要处理七段数码管的段码转换、共阳极或共阴极接法等细节，并且可能需要单独的控制电路来切换数码管。