VLSI测试：非本原多项式与伪随机序列

"该资源是一份关于模式识别课程的期末试题，主要讨论了基于非本原多项式生成的伪随机序列在VLSI测试中的应用。试题指出，非本原多项式生成的序列不是最大长度的，这可能导致在测试故障时故障覆盖率降低。本原多项式是生成最大长度序列的关键，而4位寄存器与不可分解的多项式如x^4+x^1+1或x^4+x^3+1连接的伪随机电路能够产生这样的序列。试题还给出了具体的电路示例以及基于这些多项式的伪随机序列。此外，资源还涉及VLSI测试方法学和可测性设计，是集成电路设计、制造、测试领域的教材或参考书，涵盖了电路测试理论、IDDQ测试、扫描和边界扫描、数据压缩结构等多个方面。" 在VLSI测试中，伪随机序列的生成是一个重要的环节，因为它用于检测电路的故障。非本原多项式生成的伪随机序列不是最大长度的，这意味着使用这样的序列进行故障测试可能无法覆盖所有可能的故障状态，降低了测试的有效性。例如，图8.7所示的电路中，4 2 1x x+ + 和4 3 2 1x x x x+ + + + 这两个多项式都可以分解，因此它们不是本原多项式，对应的伪随机序列也就不是最大长度的。 相反，本原多项式是生成最大长度伪随机序列的基础。本原多项式不能被分解为更简单的形式，它们生成的序列具有最大的周期，这在测试中可以提高故障覆盖率。对于4位寄存器，可以使用不可分解的多项式如x^4+x^1+1或x^4+x^3+1来构建伪随机电路。试题给出了这些多项式生成的序列，展示了其变化的规律。 此外，资源还提到了VLSI测试方法学和可测性设计的内容，这是集成电路设计的重要组成部分。书中详细介绍了电路测试的基本概念、理论和方法，包括数字电路的描述和模拟，组合电路和时序电路的测试生成，以及专用的可测性设计技术。扫描和边界扫描是其中的关键技术，用于在不改变电路功能的情况下进行测试。IDDQ测试是一种电流消耗测试方法，而随机和伪随机测试则利用随机或伪随机序列来探测潜在的电路问题。书中还探讨了与M序列相关的测试生成方法，内建自测试（BIST）原理，以及数据压缩结构在测试中的应用。 这个资源不仅涉及了模式识别课程的一个具体问题，还揭示了VLSI测试中的一些核心概念和技术，对集成电路设计和测试的专业人员以及相关领域的学生有很高的参考价值。