VLSI测试与可测性设计：理论与方法

"VLSI测试方法学和可测性设计是关于超大规模集成电路测试与设计的专著，旨在为读者提供深入电路设计、模拟、测试及分析的知识，搭建设计、制造、测试与应用间的沟通桥梁。内容涵盖电路测试基础理论、数字电路描述与模拟、组合电路与时序电路测试生成、专用可测性设计、扫描和边界扫描技术、IDDQ测试、随机与伪随机测试原理、M序列相关测试方法、内建自测试（BIST）原理、数据压缩结构与关系，以及Memory和SoC的可测性设计。适合集成电路相关领域的专业人士和高校高年级学生、研究生作为教材或参考书。" 本书深入探讨了VLSI（超大规模集成电路）测试方法学，这是集成电路设计中不可或缺的一部分，确保了复杂电路的可靠性与性能。测试方法学涉及电路的诊断与评估，包括基本的测试概念、理论以及数字电路的建模和仿真。书中详细介绍了如何对组合电路和时序电路进行测试生成，这涉及到电路功能验证和故障检测的关键步骤。 可测性设计（DFT，Design for Testability）是集成电路设计的重要组成部分，它在设计阶段就考虑了后期测试的便捷性和效率。书中讲解了专用可测性设计技术，如扫描设计和边界扫描，这两种技术允许在不改变电路功能的情况下插入测试逻辑，以便于测试数据的注入和结果收集。 IDDQ（电流差分检测）测试是一种非传统的方法，通过测量芯片在不同状态下的静态电流消耗来识别潜在故障。随机和伪随机测试原理则用于生成测试向量，能够更全面地覆盖可能的故障模式。此外，书中还涵盖了与M序列相关的测试生成技术，这些序列具有良好的统计特性，广泛应用于测试序列的生成。 内建自测试（BIST）原理的介绍使得电路能够自我检测，减少了对外部测试设备的依赖。数据压缩结构和压缩关系对于减少测试数据量和提高测试效率至关重要，特别是在处理内存（Memory）和系统级芯片（SoC）这样的复杂设计时。 《VLSI测试方法学和可测性设计》是一本全面覆盖集成电路测试和设计领域的著作，对于希望在该领域深化知识的工程师、学者以及学生来说，是一份宝贵的参考资料。通过学习本书，读者可以更好地理解并应对VLSI设计中的测试挑战，从而提升整个集成电路产业链的效率和质量。