CPU总线接口转换桥设计与AXI接口实现

"该资源是一份关于CPU总线接口转换的实验报告，主要涉及将类SRAM接口转换为AXI接口，并在CPU中实现AXI接口的集成与功能测试，包括固定延迟和随机延迟的测试。报告作者为张丽玮，实验内容包括设计转换桥、修改CPU总线接口及进行不同阶段的测试。" 实验报告详细介绍了在三个阶段中对CPU总线接口的支持工作。首先，实验的第一阶段是实现一个类SRAM接口到AXI接口的转换桥。转换桥的RTL代码被编写以完成带握手的接口转换，确保数据传输的正确性。通过简单的读写测试验证其功能。 第二阶段，CPU的顶层结构被修改以支持AXI接口。这包括内部的取指和数据访问仲裁机制，以便CPU可以通过单一的AXI接口与外部设备通信。转换后的CPU被集成到SoC AXI_Lite系统中，进行了固定延迟的功能测试，以确保在预设延迟条件下系统的稳定运行。 在第三阶段，实验进一步进行了随机延迟的功能测试，以模拟真实环境中可能出现的各种时序情况，确保CPU在各种延迟条件下仍能正确处理指令和数据。 在设计方面，转换桥采用了读写双通道独立状态机，通过不同的always块分别控制读写操作，以实现并行处理。为了处理读写相关问题，引入了阻塞延迟信号，如w_status和r_status，以避免因读写操作顺序导致的问题。 在实验过程中，作者不断更新和优化转换桥的逻辑，例如修改size的处理以适应三字节输入，更新PC跳转逻辑、fetch、decode、execute、memory、writeback、bypass和cp0reg等各个阶段的逻辑，添加握手信号、例外中断延迟信号和数据相关判断等，以提高系统的完整性和可靠性。 这份实验报告详细记录了将传统接口转换为AXI接口的过程，展示了CPU总线接口设计和测试的关键步骤，对于理解CPU与外部总线交互机制以及AXI协议的应用具有很高的参考价值。