JEDEC DDR5 UDIMM规范：JESD308-U0-RCB_v1.0详解

版权申诉

70 浏览量更新于2024-06-28 收藏 569KB PDF 举报

"JEDEC JESD308-U0-RCB_v1 2022 DDR5 UDIMM Raw Card Annex B.pdf" 本文档是JEDEC（固态技术协会）发布的关于DDR5无缓冲双列直插内存模块（UDIMM）原始卡的最新标准，版本为1.0。JEDEC是一个制定半导体行业标准的组织，其目标是通过消除制造商和购买者之间的误解，促进产品的互换性和改进，帮助购买者快速选择和获取适合的产品，无论这些产品是在国内还是国际上使用。 DDR5内存是DDR4内存的下一代，具有更高的数据传输速度和更低的功耗。在JESD308-U0-RCB文档中，Annex B可能详细阐述了DDR5 UDIMM在物理设计、电气规范、热管理、信号完整性、错误检测和纠正等方面的具体要求。这些内容对于内存模块的制造商和系统设计师至关重要，因为他们需要遵循这些标准来确保其产品与市场上的其他组件兼容，并符合行业质量要求。 DDR5内存的关键改进包括： 1. **更高的带宽**：DDR5内存将数据传输速率显著提升，初始规格可能从DDR4的3200MT/s起跳，逐步提升到6400MT/s甚至更高，未来可能达到8400MT/s或以上。 2. **电源管理**：DDR5引入了独立的电源管理集成电路（PMIC），每个通道都有自己的电源轨，提高了电压控制精度，降低了功耗并增强了稳定性。 3. **更小的电压摆幅**：DDR5的I/O电压降低，减少了功耗，同时也对信号完整性提出了更高的要求。 4. **错误检测和纠正**：DDR5支持更强大的内置ECC（Error Correction Code），如增强型CRC（Cyclic Redundancy Check）和片上ECC，可以检测和纠正更多的错误，提高系统的可靠性。 5. **更大的bank数量**：DDR5内存增加了bank的数量，提高了并发操作的能力，从而增强了性能。 6. **更好的热管理**：DDR5可能包含更先进的热解决方案，以应对更高的工作速度和功率密度。 7. **模块化设计**：DDR5的模块化结构允许逐步增加容量，而不是像DDR4那样一次性增加，这有利于平滑过渡和降低成本。 JEDEC的标准不仅仅是技术规范，它们还涵盖了知识产权（IP）和专利问题。尽管JEDEC不负责处理与标准实施相关的专利问题，但其标准的开放性鼓励创新并促进了技术的广泛采用。 JESD308-U0-RCB_v1 2022 DDR5 UDIMM Raw Card Annex B是内存行业的一个关键参考文档，为设计和制造DDR5内存模块提供了全面的指导，确保了整个行业的统一性和互操作性。

JEDEC Standard No. 308-U0-RCB 
 
-i- 
 
DDR5 UDIMM Raw Card Annex B 
 
Contents 
Page 
1  Scope ................................................................................................................................................. 1 
2  DDR5 Unbuffered DIMM Design File ............................................................................................. 1 
3  Module Configuration ....................................................................................................................... 1 
4  SDRAM Configuration ..................................................................................................................... 2 
5  Supported Speeds .............................................................................................................................. 2 
6  Design Deviations ............................................................................................................................. 2 
7  General Layout .................................................................................................................................. 3 
8  Functional Block Diagram ................................................................................................................ 4 
9  SMBus Net Structure ........................................................................................................................ 7 
10  Clock Net Structure ........................................................................................................................... 8 
11  Data Net Structure – DQ, DM, CB, DQS_t, DQS_c ........................................................................ 9 
12  Address and Command Net Structure Routing ............................................................................... 10 
13  Control Net Structure Routing ........................................................................................................ 11 
14  DIMM Impedance Profile ............................................................................................................... 12 
15  RESET_n Net Structure Routing .................................................................................................... 13 
16  ALERT_n Net Structure Routing .................................................................................................... 14 
17  Cross Section Recommendations .................................................................................................... 15 
 
Tables 
Table 1 — DDR5 UDIMM Design File ........................................................................................................ 1 
Table 2 — Module Configuration ................................................................................................................. 1 
Table 3 — SDRAM Configuration ............................................................................................................... 2 
Table 4 — Supported Speeds ........................................................................................................................ 2 
Table 5 — Design Deviations ....................................................................................................................... 2 
Table 6 — SMBus Net Structure .................................................................................................................. 7 
Table 7 — Trace Lengths for Clock to SDRAM Load Net Structures ......................................................... 8 
Table 8 — Trace Lengths for DQ_A, DM_A_n, CB_A, DQS_t_A, DQS_c_A ........................................... 9 
Table 9 — Trace Lengths for Address and Command Net Structures ........................................................ 10 
Table 10 — Trace Lengths for Control Net Structures ............................................................................... 11 
Table 11 — Voltage Operating Conditions ................................................................................................. 12 
   
Downloaded by 65 56 (cdm_lj@163.com) on Oct 25, 2022, 5:07 pm PDT
   JEDEC

剩余23页未读，继续阅读

std86021

粉丝: 103
资源: 2702

JEDEC DDR5 UDIMM规范：JESD308-U0-RCB_v1.0详解

【最新版可复制文字】 JEDEC JESD308-U0-RCC_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCA_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCA_v1 0 2022 DDR5 UDIMM Raw

jedec jesd79-5:2020 ddr5

jedec jesd22-a103

JEDEC JESD22-B103内容

jedec jesd22-a108

jedec jesd209-5b

jesd79-4b ddr4

jedec-jesd403-1b 2022 jedec module sideband

最新资源