计算机组成原理：组合逻辑控制器的工作周期解析

"该资源是关于计算机组成原理的第十讲，重点讲解了组合逻辑控制器，内容涵盖时序系统的工作周期，包括取指周期、源周期、目的周期、执行周期、中断周期和DMA周期，以及时钟周期的概念和计算。" 在计算机组成原理中，组合逻辑控制器是处理器的重要组成部分，它负责根据指令的执行流程协调整个计算机系统。本讲主要阐述了组合逻辑控制器在工作过程中的六个关键周期： 1. 取指周期（Fetch Cycle, FT）：在这个周期中，CPU从存储器（M）中读取指令并进行译码，同时更新程序计数器（PC），以便获取下一条指令的地址。如果指令是寄存器寻址，那么这个周期结束后，操作码和地址已经准备就绪。 2. 源周期（Source Cycle, ST）：对于非寄存器寻址的指令，源周期用于形成源操作数的地址，从存储器中读取源数据并暂存于暂存器C。这一步骤确保了数据在执行阶段可用。 3. 目的周期（Destination Cycle, DT）：同样，如果指令涉及非寄存器寻址的目的操作数，此周期会形成目的地址，从存储器中读取数据或者准备接收运算结果。 4. 执行周期（Execution Cycle, ET）：这是指令实际执行的阶段，根据操作码完成相应的操作，如数据传输、算术运算、转移地址的获取和写入PC、或返回地址的压栈保存。这一周期也包含了对下一条指令地址的预处理。 5. 中断周期（Interrupt Cycle, IT）：当CPU响应中断请求时，会进入中断周期。这个阶段会关闭中断，保存当前程序的断点和程序状态字（PSW），然后转向执行中断服务程序的入口。 6. DMA周期（DMA Transfer Cycle, DMAT）：当CPU响应DMA请求后，DMA控制器接管总线控制权，直接进行数据传输，不需CPU参与，这个过程完全由硬件完成。 此外，讲解还涉及到时钟周期（Clock Cycle, T），这是计算机最基本的时序单位，通常为1微秒。一次时钟周期可以完成一项基本操作，如从内存读取、数据通路传送或写回内存。时钟周期数量在不同工作周期中可以变化，每个工作周期的第一拍是T=0，然后通过计数器来跟踪和控制节拍的数量。 这个资源深入介绍了计算机内部指令执行的流程，对于理解计算机系统的运作机制至关重要，特别是组合逻辑控制器如何协调各个周期，以实现高效的数据处理和指令执行。