0.8-30 GHz无电感CML-DFF分频器：新型数字校准设计与仿真

本文探讨了一种创新的高性能、低功耗设计——0.8-30 GHz可调谐无电感分频器，特别是针对2分频器的建模与实现。该研究主要聚焦于电流模式逻辑D触发器（CML-DFF）的应用，这是一种在现代微电子技术背景下被广泛采用的逻辑电路结构，因其高频率响应和小型化的优势而受到重视。 首先，作者提出了一个详细的CML-DFF分频器解析模型，这个模型为理解和优化设计提供了理论基础。通过这个模型，设计者能够精确地控制分频器的工作频率，使其能够在如此宽泛的频率范围内（0.8-30 GHz）稳定运行。数字频率校准功能的引入进一步增强了其灵活性，使得分频器能够适应不同的应用需求，无需物理调整即可进行动态频率调节。 设计的可调谐无电感2分频器在峰值到峰值的注入电压为600 mV时，展现出显著的频率锁定范围，达到了惊人的190%，这意味着它能够在输入电压变化的情况下保持稳定的频率性能。这在功率效率和稳定性方面具有显著优势，因为传统的电感式分频器往往需要额外的能耗来维持频率锁定。 此外，值得注意的是，该分频器在1.2 V电源供应下仅消耗2.94 mA的电流，显示出极低的功耗特性，这对于追求能源效率的现代电子系统至关重要。对于更复杂的32分频器链，尽管数字频率校准功能并未增加过多面积，但整个系统的总面积仍小于0.04平方毫米，这体现了设计师对空间效率的极致追求。 这项研究不仅在理论层面推进了CML-DFF分频器的设计方法，还展示了实际应用中的优秀性能指标，包括宽频率范围、大频率锁定区间以及低功耗。这些成果对于高频通信系统、无线设备以及射频前端集成等方面都具有潜在的重要影响，预示着未来的高速、小型化和能效优化的电子元件发展趋势。