EDA实验七-张璐矾：数控分频器与8路跑马灯系统设计

"EDA实验七-1181002038-张璐矾1" 这个实验主要涉及了电子设计自动化（EDA）技术在数字系统设计中的应用，特别是通过 FPGA（Field-Programmable Gate Array）进行数字逻辑设计。实验的目的是让学生掌握数控分频器的设计与使用，以及熟练运用原理图和文本输入等设计方法来构建数字系统。实验同时也强调了对系统开发软件的进一步巩固和使用。 实验原理部分，设计了一个8路跑马灯系统，即8个LED灯按照一定频率轮流点亮。这一效果是通过数控分频器控制LED的点亮频率实现的。实验中提到了3-8译码器，它在G1、G1A、G2B三个使能端分别接高电平'1'、低电平'0'、低电平'0'时，可以启动跑马灯功能。3-8译码器可以采用74LS138这种常见的宏模块，或者使用Verilog硬件描述语言进行文本输入来实现。 实验内容主要分为5个模块： 1. 顶层模块（pmd）：这是整个系统的入口，接收输入时钟（clk）和预置值（data_in），并驱动8个LED灯（l1至l8）。它还连接了其他4个子模块，分别是分频器、数控分频器、3位二进制计数器和3-8译码器。 2. 分频器模块（divi_250hz）：用于将输入的50MHz时钟分频为250Hz的时钟。计算方法是利用分频原理，根据预置值改变计数器的计数次数。 3. 数控分频器模块（divclk）：接收250Hz的时钟和数据输入，根据数据输入的不同值改变分频比例，实现不同频率的LED轮流点亮。 4. 3位二进制计数器模块（cnt3）：由于3-8译码器需要8个不同的输出状态，所以计数器需要从0计数到7，采用模8计数器的设计。 5. 3-8译码器模块（ymq）：根据3位二进制计数器的输出，驱动8个LED灯，实现两种跑马灯效果——逐渐熄灭和逐渐点亮，尽管视觉上看起来闪烁频率不同，实际上它们的速度是相同的。 在代码部分，给出了顶层模块pmd的Verilog实现，包括了对各个子模块的实例化和连接。其他模块如divi_250hz、divclk、cnt3和ymq的代码虽然没有给出，但可以从它们的功能描述推断出它们的基本结构和工作原理。 通过这个实验，学生不仅可以掌握基本的数字逻辑设计，还能了解到如何使用EDA工具进行系统级的设计和验证，这对理解和应用现代数字系统设计有着重要的意义。同时，实验也锻炼了学生的动手能力和问题解决能力。