没有合适的资源?快使用搜索试试~ 我知道了~
首页Hi3516A/Hi3516D硬件设计详解与用户指南
Hi3516A/Hi3516D硬件设计详解与用户指南
需积分: 14 10 下载量 121 浏览量
更新于2024-07-15
收藏 896KB PDF 举报
Hi3516A/Hi3516D硬件设计用户指南是一份详细的技术文档,专为技术支持工程师和单板硬件开发工程师量身定制,针对Hi3516A和Hi3516D这两款芯片方案提供了深入的硬件设计指导。该文档主要包括以下几个方面: 1. 硬件原理图设计:指南详细介绍了Hi3516A和Hi3516D芯片的内部结构和工作原理,帮助工程师理解芯片的核心功能以及各部分之间的连接方式。 2. PCB(印制电路板)设计:针对实际硬件实现,文档指导如何在PCB上布局和布线,以确保信号完整性、电源管理以及散热设计的优化。 3. 单板热设计建议:考虑到芯片在运行时的发热问题,文档提供了关于散热方案和热管理策略的建议,以保证系统的稳定性和性能。 4. 产品版本信息:指南与对应的产品版本V100相匹配,涵盖了产品的具体规格和特性,以便工程师针对不同版本进行定制化设计。 5. 读者对象:主要面向技术支持工程师和技术解决方案提供商,他们需要了解芯片的详细硬件设计流程和注意事项。 6. 修订记录:文档包含了每个版本的更新历史,包括修订日期、版本号以及具体修改的内容,确保信息的准确性和时效性。 7. 版权和声明:文档强调了深圳市海思半导体有限公司的知识产权,指出未经许可不得复制或传播文档内容,同时提及了商标权和产品使用条款。 8. 联系信息:指南提供了海思公司的地址、联系方式和网址,便于用户在遇到问题时寻求支持。 Hi3516A/Hi3516D硬件设计用户指南是进行芯片硬件开发的重要参考资料,提供了全面的设计指导和实用的解决方案,旨在帮助工程师高效、准确地完成芯片集成和系统设计。
资源详情
资源推荐
Hi3516A/Hi3516D 硬件设计
用户指南 表格目录
文档版本 03 (2015-06-15)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
vi
表格目录
表 1-1 JTAG 接口信号 ......................................................................................................................................... 4
表 1-2 TEST_MODE 模式说明 ............................................................................................................................ 4
表 1-3 信号描述 ................................................................................................................................................... 5
表 1-4 单片 SPI Flash 匹配设计推荐 .................................................................................................................. 9
表 1-5 单片 NAND Flash 匹配设计推荐........................................................................................................... 10
表 2-1 Hi3516A 芯片内 DDR 信号长度 ............................................................................................................ 26
Hi3516A/Hi3516D 硬件设计
用户指南 1 原理图设计建议
文档版本 03 (2015-06-15)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
1
1 原理图设计建议
z
本文以 Hi3516A 描述为例,未有特殊说明,Hi3516D 与 Hi3516A 一致。
z
Hi3516A DDR 控制器支持 32bit 或 16bit 数据,Hi3516D DDR 控制器仅支持 16bit 数据。
1.1 小系统外部电路要求
1.1.1 Clocking 电路
通过芯片内部的反馈电路与外部的 24MHz 晶体振荡电路一起构成系统时钟电路。
推荐晶振连接方式及器件参数如图 1-1 所示。
选用的电容需要跟晶振的负载电容匹配,材质建议采用 NPO。
剩余42页未读,继续阅读
JT焦
- 粉丝: 0
- 资源: 6
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 多模态联合稀疏表示在视频目标跟踪中的应用
- Kubernetes资源管控与Gardener开源软件实践解析
- MPI集群监控与负载平衡策略
- 自动化PHP安全漏洞检测:静态代码分析与数据流方法
- 青苔数据CEO程永:技术生态与阿里云开放创新
- 制造业转型: HyperX引领企业上云策略
- 赵维五分享:航空工业电子采购上云实战与运维策略
- 单片机控制的LED点阵显示屏设计及其实现
- 驻云科技李俊涛:AI驱动的云上服务新趋势与挑战
- 6LoWPAN物联网边界路由器:设计与实现
- 猩便利工程师仲小玉:Terraform云资源管理最佳实践与团队协作
- 类差分度改进的互信息特征选择提升文本分类性能
- VERITAS与阿里云合作的混合云转型与数据保护方案
- 云制造中的生产线仿真模型设计与虚拟化研究
- 汪洋在PostgresChina2018分享:高可用 PostgreSQL 工具与架构设计
- 2018 PostgresChina大会:阿里云时空引擎Ganos在PostgreSQL中的创新应用与多模型存储
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功