Cadence Virtuoso制作：非门版图设计与二氧化硅区域划分

Cadence版图设计是电子电路设计的重要工具，特别是在半导体制造过程中，它用于创建、编辑和验证集成电路（IC）的设计。本文档详细介绍了在Cadence Virtuoso环境下进行版图设计的一个实例，以创建一个简单的非门电路。主要内容包括： 1. **版图文件创建**： - 利用Library Manager建立新的库(myLib)，这里的关键在于选择"compile a new techfile"或"attach to an existing techfile"，因为是非门版图，所以选择新建技术文件。 - 负载ASCIITechnologyFile（如csmc1o0.tf），并创建名为"inv"的单元格。单元格包含schematic view、symbol view以及layout view，其中MOSFET和NMOS的尺寸（例如PMOS长6u，宽0.6u，NMOS长3u，宽0.6u）和模型（hj3p和hj3n）被指定。 2. **Virtuoso Editing**： - 在布局视图（Layout View）中，使用Virtuoso编辑工具，这是绘制版图的核心界面。图2-2-1展示了Virtuoso Editing窗口的结构，包括Iconmenu（图标菜单）、菜单栏（提供了各种编辑命令，如放大/缩小等）和Status banner（状态栏）。 3. **绘制inverter掩模版图的准备工作**： - 打开"inv"细胞的layout view，开始进行版图设计。这涉及到在图标菜单中选取适当的工具绘制各个部分，如基区（Base）、发射区（Emitter）和集电区（Collector）电极的位置，以及定义二氧化硅（Silicon Oxide）区域，如从0.25到0和2.75到4.25的区域。 4. **电极定义**： - 对于电极位置，有明确的坐标范围：基区电极（Base）在X轴1.25到2.00，发射区电极（Emitter）在X轴2.75到4.25，并且Emitter在器件顶部标记为TOP；集电区电极（Collector）位于器件底部，标记为BOTTOM。 5. **二氧化硅层的区域划分**： - 版图中区分了不同区域的二氧化硅层，比如从0.25到0的区域定义为二氧化硅，而在2.75到4.25的区域内，这部分也被标记为poly，可能是为了实现特定的隔离或多层结构。 这份文档提供了Cadence Virtuoso在制作简单逻辑门版图时的详细步骤，包括新建库、创建单元格、设置技术文件、使用Virtuoso编辑工具以及精确地定义元件和区域。对于学习版图设计的工程师来说，这是一个实践操作的基础教程。