FPGA入门与数字逻辑实验手册：从基本门电路到时序逻辑

LS-CPU-EXB-001实验平台旨在教授体系结构与CPU设计，通过数字逻辑实验来提升学生对FPGA编程的理解和应用能力。本手册详细介绍了如何进行一系列实验，涵盖了从基本门电路到复杂的时序逻辑电路。实验旨在帮助学生掌握FPGA编程的入门知识，包括使用Xilinx的Vivado开发环境以及用Verilog实现逻辑电路。 实验一：基本门电路与FPGA环境熟悉 实验一的主要目标是让学生熟悉FPGA环境，特别是Vivado的使用，并通过Verilog实现简单的逻辑电路。实验内容包括学习FPGA编程的基本流程，以及利用Verilog编写选择器（4-1）、3-8译码器和8-3编码器。实验步骤详述了如何创建Vivado项目，添加源代码文件，并定义模块的输入输出。 实验步骤详解： 1. 启动Vivado并新建项目，输入工程名称，选择存放路径，选择不指定源文件。 2. 选择芯片系列为Artix7，封装为fbg676，具体型号为xc7a200tfbg676-2。 3. 创建Verilog文件，可以先在外部编辑器编写好再导入，或者直接在Vivado工程中新建。 4. 添加源文件，选择创建新文件，命名如“mux4_1.v”。 5. 定义模块接口，例如使用拨码开关sw6_a1和sw5_a0作为数据选择输入。 实验二至实验六分别涉及组合逻辑电路、锁存器与触发器、时序逻辑电路和存储器的实践操作。每个实验都提供了一个逐步的实施过程，以帮助学生逐步建立数字逻辑设计的基础。 实验二：组合逻辑电路实验，学生将学习如何设计和实现更复杂的组合逻辑功能，如多路选择器和编码解码器。 实验三：锁存器、时钟与触发器电路实验，旨在教授时序逻辑的基础，包括D型、T型和JK型触发器的使用。 实验四：时序逻辑电路实验，学生将学习如何设计计数器和移位寄存器等常见时序逻辑组件。 实验五：存储器实验，重点在于理解并操作不同类型的内存设备，如RAM和ROM。 实验六：综合实验——数字时钟，这是一个集成了前面所有知识的综合性实验，学生需要设计并实现一个能够显示时间的数字时钟。 通过这一系列实验，学生不仅能掌握数字逻辑的基础知识，还能获得实际操作FPGA的经验，为未来深入学习处理器设计和系统集成打下坚实基础。