悙36
Microcontrollers & Embedded S
y
stems 2016 年第 4 期 www .mesnet .com .cn
FPGA 的 eMMC 嵌入式阵列存储系统设计
※
周珍龙 ,顾彤 ,王红兵
(西安电子科技大学 电子信息攻防对抗与仿真技术重点实验室 ,西安 710071)
摘要 :本文实现了一种嵌入式阵列存储系统 ,以具有体积优势 、性能优势以及价格优势的 eM MC 嵌入式多媒体卡为存
储介质 ,基于 FPGA 使用硬件逻辑实现读写控制器 ,并给出软件仿真以及硬件测试结果 。 同时控制 8 片存储芯片扩展容
量 ,在速度提高方面使用了 GTX 高速收发器 。 和单片存储系统对比 ,本设计系统具有海量存储 、高速读写等特点 。
关键词 :FPGA ;eMMC ;GTX 高速收发器 ;阵列存储系统 ;读写控制器
中图分类号 :TP273 文献标识码 :A
eMMC Embedded Array Storage System Based on FPGA
※
Zhou Zhenlong ,Gu Tong ,Wang Hongbing
(Key Lab .of Electronic Information Countermeasure and Simulation ,Xidian University ,Xi’an 710071 ,China)
Abstract :In the paper ,an embedded array storage system is proposed .The design uses eMMC embedded multimedia card as the storage
medium which has the advantages of volume ,
p
erformance and price ,and it uses the hardware logic based on FPGA to implement the read
and w rite controller .The software simulation and hardware testing are given in the paper .Eight memory chips are used to extend the ca‐
p
acity ,and the GTX high‐speed transceiver is used to improve the speed .Compared with the single chip storage system ,the design has
the characteristics of mass storage ,high‐speed reading and writing .
Key words :FPGA ;eMMC ;GTX high‐speed transceiver ;array storage system ;read and w rite controller
引 言
eMMC(Embedded Multi‐Media Card)是嵌入式多媒
体卡的简称
[1]
。 当前 ,移动终端 ,尤其是手机 ,平板以及军
用控制器等手持设备 ,对存储系统都要求高速以及海量 ,
并且一个重要条件是体积小 。 设计基于 FPGA 的 eMMC
控制器有以下几个优点 :体积小 ,对便携性要求严格的移
动终端有很好的支持力 ,接口速度达到 50 MB ,符合便携
设备对访问速度的要求 ,满足大容量系统的需求 ;控制器
采用 FPGA 硬件逻辑实现 ,提高系统兼容性 。
1 eMMC 阵列系统总体方案
该阵列系统主要在 Xilinx 公司的 Virtex 6 系列 FP‐
GA 芯 片 XC6VLX240 中 实 现 控 制 器 模 块 ,生 成 各 级
FIFO ,以及为控制器 、FIFO 、eMMC 芯片提供各种需求的
时钟电路 。 同时 ,该阵列系统使用 GTX 收发器作为数据
传输的工具 ,使得系统具备高传输速率的特点 。
本文选择 Micron 的 eMMC 芯片 ,芯片型号为 M T‐
FC64GJV DN 4M IT ,该芯片遵循 JEDEC 标准协议 5 .0 。
由于当前 eMMC 芯片的存储容量有限 ,大容量系统必须
使用多个 eMMC 来达到要求 ,这里选择 8 片 eMMC 芯片 ,
每片 eMMC 芯片的存储容量为 64 GB 。 对所有芯片的读
取方式有并行和串行两种 。 如果采用串行的存储方式 ,对
芯片一块一块地存储 ,势必对读写速度有很大限制 ,因此
本文采用并行的方式 ,对存储芯片的数据位宽扩展 ,同时
对 8 片 eMMC 芯片读写 ,数据并行位宽由单片 8 位扩展
为 8 × 8 位的宽度 。
该阵列系统的总体框图如图 1 所示 ,包括读和写两个
过程 。
其中 ,控 制 器模块负责 对 eM MC 芯片 、GTX 、各 级
FIFO 上电复位 ,负责整个系统工作期间的协调工作 。 本
文需要实现对 eMMC 的读和写的功能 。 图 1 中 ,写过程
时 ,左侧发送端为数据产生模块 ,右侧接收端为 eMMC ;
读过程时 ,左侧发送端为来自 eMMC 的数据 ,而右侧输出
端则是将读取自 eMMC 芯片的数据传输给最终申请数据
访问的模块 。 整个系统对外部体现为接口 ,体现嵌入式
FPGA 的可移植性 。
2 各模块介绍
2 .1 数据产生模块
数据产生模块在数据写过程中不可缺少
[2 ]
。 本设计