2-11PAL 的结构 2-12PAL 的常用表示
用 PAL 实现逻辑函数时,每个输出是假设干个乘积项之和,而乘积项的数目是固定的。
一般情况下 PAL 中一个或门有 7~8 个乘积项,能够满足逻辑设计的需要。
与阵列可编程、或阵列固定的结构防止了 PLA 存在的一些咨询题,运行速度也有所提高。
上述提到的可编程结构只能解决组合逻辑的编程咨询题,而对时序电路却无能为力。由于时
序时序电路是由组合电路及存储单元构成〔锁存器、触发器、RAM〕,对其中的组合电路局部
的可编程差不多解决,因此只要再加上锁存器、触发器即可。
PAL 器件的开展给逻辑设计带来了非常大的灵活性,但它还存在着缺乏之处。一方面,
它采纳熔丝连接工艺,靠熔丝烧断到达编程的目的,一旦编程便不能改写;另一方面,不同
输出结构的 PAL 对应不同型号的 PAL 器件,不便于用户使用。现在,PAL 也已被淘汰,在中
小规模可编程应用领域,PAL 差不多被 GAL 取代。
2.2.6 GAL
可编程通用阵列逻辑器件 GAL 是 Lattice 公司于 1985 年首先推出的新型可编程逻辑
器件。GAL 是 PAL 的第二代产品,首次在 PLD 上采纳了 EEPROM 工艺,使得 GAL 具有电可擦
除重复编程的特点,完全解决了熔丝型可编程器件的一次可编程咨询题。按门阵列的可编程
结构,GAL 可分成两大类:一类是与 PAL 全然结构相似的一般型 GAL 器件,其与门阵列是可
编程的,或门阵列是固定连接的,如 GAL16V8;另一类是与 FPLA 器件相类似的新一代 GAL
器件,其与门阵列及或门阵列基本上可编程的,如 GAL39V18。GAL 对 PAL 的输出 I/O 结构进
行了较大的革新,在 GAL 的输出局部增加了输出逻辑宏单元 OLMC(OutputMacroCell),通过
编程可设置不同的输出状态,增强器件的通用性。
常用的 GAL 芯片有 GAL16V8、GAL20V8 等,下面我们简单介绍一下 GAL 的内部结构。以
GAL16V8 为例。
GAL16V8 的逻辑电路图如图 2-13 所示,它有 16 个输进引足〔其中八个为固定输进引足,
即 2 足~9 足〕和八个输出引足,即 12 足~19 足。其内部结构是由八个输进缓冲器、八个
输出相应/输进缓冲器、八个输出三态缓冲器、八个输出逻辑宏单元 OLMC、8×8 个与门构成
的 64 个乘积项,每个与门有 32 个输进端、一个时钟输进端 CLK〔即 1 足〕和一个输出三态
操纵端 OE(即 11 足)等组成。
图 2-13GAL16V8 的逻辑电路图
GAL16V8 有八个输出逻辑宏单元 OLMC12~OLMC19,它们的内部结构完全相同,如图 2-14