VLSI测试与可测性设计：随机测试与算法详解

"VLSI测试与可测性设计是电子工程领域的重要课题，特别是在半导体测试方面。本讲义针对高级微电子学（VLSI）系统进行深入探讨，主要关注第6讲的内容。讲解的核心知识点包括VLSI测试的基本原则和架构，以及测试生成技术。 首先，测试生成部分介绍了随机测试生成的方法，这是建立在理论基础之上的，通过随机挑选输入来检验电路的功能。随机测试对于检测简单故障如逻辑错误非常有效，但可能需要大量的测试用例来覆盖所有潜在的故障情况。 接下来，讲解了确定性测试生成策略，如确定性组合电路自动测试规划（Deterministic Combinational ATPG）和确定性顺序电路自动测试规划（Deterministic Sequential ATPG）。这些方法旨在设计出更精确和高效的测试方案，减少冗余测试并能识别不可测试故障。 对于复杂电路，如带有内部扇出结构的电路，讨论了一种称为D算法的测试生成技术。D算法特别适用于处理任意组合逻辑电路，它始终保持一个非空的D边界（D-frontier），目标是在至少一个主要输出上传播至少一个故障效应。初始时，除了故障节点，所有电路节点标记为未知（X），故障效应被放置在此处。 此外，教材还介绍了D边界和J边界（D- Frontier 和 J-Frontier）的概念，它们分别对应于具有至少一个D或D-bar输入而输出为X的门和那些可能引起故障传播的特定节点集合。理解这些边界有助于优化测试策略，确保对电路的关键路径进行全面测试。 最后，总结部分强调了测试生成技术在VLSI设计中的重要性，以及如何处理各种复杂情况，包括延迟和桥接故障的检测，以及其他测试生成中的相关话题。这门课程为学习者提供了全面的VLSI测试实践指南，帮助他们在实际项目中有效地应用测试原理和方法，提升产品的可靠性和质量控制。"