FPGA上优化FIR滤波器资源算法：节省11.7%-29.7%

"本文主要探讨了一种在FPGA（Field-Programmable Gate Array）上实现FIR（Finite Impulse Response）数字滤波器的资源优化算法，该算法旨在提高性能的同时减少硬件资源的消耗。文章是2009年的研究成果，针对原有的移位加算法进行了深入分析，提出了优化策略，尤其是在16阶固定系数FIR滤波器的应用中，相比于原始算法和Xilinx CoregenTM生成的分布式算法滤波器，优化后的方法能显著节省FPGA资源。" 在FPGA上实现FIR数字滤波器是一项关键任务，特别是在高速信号处理应用中。传统的移位加算法虽然简单，但在资源利用率和性能之间可能存在平衡问题。本文提出的资源优化算法通过对算子调度的细致分析，找到了在不同条件下的最佳调度方案，从而实现了更有效的硬件利用。 在算法优化过程中，作者提到了几种具体的算子调度策略，如图16、17、18所示，这些策略涉及到加法器(A)、乘法器(B)、常数(C)和数据(D)的组合与分配，通过调整这些操作的执行顺序和并行性，可以显著减少FPGA的逻辑单元（LUTs）、触发器（FFs）和其他资源的使用。 例如，图16展示了计算器调度6)-a，其中A、B、C和D的组合以节省资源的方式进行。图17（6)-b）和图18（6)-c）则表示了其他可能的调度方案，每种方案都针对特定的滤波器结构和资源限制进行了优化。通过这些调度，算法能够在不牺牲滤波性能的前提下，有效降低FPGA上的硬件需求。 实验结果显示，当应用于16阶固定系数FIR滤波器时，优化后的算法相对于原移位加算法节省了11.7%的资源，对比Xilinx CoregenTM生成的同等规模分布式算法滤波器，节省比例更是达到了29.7%，这充分证明了优化算法的有效性。 总结来说，这篇论文提供了一种在FPGA上实现FIR滤波器的资源优化方法，通过精细的算子调度策略，实现了更高的资源效率和性能，这对于设计高效、紧凑的数字信号处理系统具有重要的理论和实践价值。