Cadence Virtuoso版图设计指南：构建inverter实例

Cadence版图设计是一种广泛应用于集成电路设计中的软件工具，它通过Virtuoso编辑器进行图形化设计，以创建电路板布局。本文档详细介绍了如何使用Cadence CDS (Cadence Design System) 的SPICE模块进行版图设计，特别是针对一个简单的非门电路为例。 第1步是建立版图文件，这涉及使用Library Manager创建一个新的库myLib。尽管前面已经提到了建立库的过程，但这里强调了在创建版图文件时的不同之处，即技术文件选项需选择"compile a new techfile"或"attach to an existing techfile"，因为版图设计需要特定的技术文件支持。用户需要输入ASCIITechnologyFile中的技术文件名，例如"csmc1o0.tf"。 接下来，用户需要创建名为"inv"的单元格，包括schematic view、symbol view以及layout view。schematic view表示电路原理图，symbol view是电路符号，而layout view则是物理布局视图。在这个例子中，PMOS和NMOS的尺寸被设定为长6u和宽0.6u，模型选用的是hj3p和hj3n。 第2章主要讲解了绘制inverter掩膜版图的准备工作。首先在Library Manager中打开"inv"的layout view，进入Virtuoso编辑窗口，如图2-2-1所示。这个界面分为Iconmenu（图标菜单）、menubanner（菜单栏）和status banner（状态栏）三部分，提供了一系列用于版图编辑的工具和快捷键。例如，ZoomIn用于放大视图，Zoomoutby2用于缩小视图两倍，Save则是保存当前设计。 在实际操作中，用户会利用这些工具和快捷键来精确地绘制晶体管、布线、焊盘等元件，并进行布局调整，确保电路的功能性和制造可行性。Cadence CDS SPICE的使用说明还包括了对其他高级功能的介绍，比如设计规则检查、DRC（Design Rule Checking，设计规则检查）和LVS（Layout Versus Schematic，布局对齐与原理图对比）等，这些都是版图设计过程中必不可少的步骤。 Cadence版图设计是一个复杂且精细的过程，熟练掌握Virtuoso编辑器的操作技巧，对于电路设计人员来说至关重要。通过理解并应用这份教程，用户能够有效地创建、优化和验证复杂的集成电路版图，以满足现代电子设备对小型化、高性能的需求。