基于FPGA的IRIG-B(DC)码解码同步设计详解

本文主要探讨的是码元识别在数据库系统中的应用，特别是在基于FPGA（Field-Programmable Gate Array）的IRIG-B(DC)码解码方案中。IRIG-B码是一种广泛应用于全球的时间同步标准，它的特点是脉宽调制的串行格式，这使得识别码元的关键在于精确计数每个码元的持续时间。 2.1 脉宽计数是识别码元的基础方法。通过1 kHz的时钟，对输入的B码信号中的高电平持续时间进行计数。由于实际信号可能存在与时钟的同步误差，计数的固定阈值无法适用，例如，2 ms宽的码元对应计数值为1、2或3时判断为二进制"0"，5 ms宽的码元对应4、5或6则为"1"，8 ms宽的码元对应7、8或9是参考标志。这种设计要求对不同宽度的码元有灵活的处理策略。 2.1.2 码元赋值是在脉宽计数后进行的，使用一个2位寄存器来存储码元值，不同码元的值通过特定的编码规则存储，如"00"代表"0"，"01"代表"1"，特定的标志位也采用特定的编码。在FPGA设计中，由于异步时序逻辑可能导致综合问题和冒险竞争，因此设计需遵循同步时序原则，确保所有操作都基于统一的时钟触发。 为了实现同步时序，设计者提取了B码中码元的上升沿和下降沿的窄脉冲，这些窄脉冲作为后续计数和操作的使能信号，确保了设计的同步性。上升沿窄脉冲ena_u和下降沿窄脉冲ena_d的产生依赖于输入B码信号与时钟的延迟操作，如图4所示。 总结，该研究的核心内容是设计了一种基于FPGA的IRIG-B(DC)码解码方案，通过同步时序技术准确地捕捉和解读码元，解决了实际应用中的同步问题，并且使用Verilog HDL语言进行了实现。该工作对于需要精确时间同步的系统具有重要意义，比如精密导航定位和定时技术领域。关键词包括IRIG-B(DC)码、FPGA、同步和解调，研究成果已成功验证，展示了在时间频率学报上的实用价值。