![](https://csdnimg.cn/release/download_crawler_static/23257869/bg14.jpg)
GD32F1x0 用户手册
20
图 15-82. 向上计数时序图,PSC=0/1 ................................................................................................. 432
图 15-83. 向上计数时序图,在运行时改变 TIMERx_CAR 寄存器的值 ......................................... 433
图 15-84. 在向上计数模式下计数器重复时序图 ................................................................................. 434
图 15-85. 输入捕获逻辑 ......................................................................................................................... 434
图 15-86. 三种输出比较模式 ................................................................................................................. 436
图 15-87. PWM 时序图 ........................................................................................................................... 437
图 15-88. 带死区时间的互补输出 ......................................................................................................... 439
图 15-89. 通道响应中止输入(高电平有效)时,输出信号的行为 ................................................. 440
图 15-90. 单脉冲模式,TIMERx_CHxCV = 0x04 TIMERx_CAR=0x60 ....................................... 441
图 15-91. 基本定时器结构框图 ............................................................................................................. 457
图 15-92. 内部时钟分频为 1 时正常模式下的控制电路 ..................................................................... 458
图 15-93. 当预分频器的参数从 1 变到 2 时,计数器的时序图 ........................................................ 459
图 15-94. 向上计数时序图,PSC=0/1 ................................................................................................. 460
图 15-95. 向上计数时序图,在运行时改变 TIMERx_CAR 寄存器的值 ......................................... 460
图 16-1. IFRP 输出时序图 1................................................................................................................... 467
图 16-2. IFRP 输出时序图 2................................................................................................................... 468
图 16-3. IFRP 输出时序图 3................................................................................................................... 468
图 17-1. USART 模块内部框图 ............................................................................................................. 471
图 17-2. USART 字符帧 (9 数据位和 1 停止位) ................................................................................. 471
图 17-3. USART 发送步骤 ..................................................................................................................... 473
图 17-4. 过采样方式接收一个数据位(OSB=0) ................................................................................... 474
图 17-5. 采用 DMA 方式实现 USART 数据发送配置步骤 ................................................................ 475
图 17-6. 采用 DMA 方式实现 USART 数据接收配置步骤 ................................................................ 476
图 17-7. 两个 USART 之间的硬件流控制 ........................................................................................... 476
图 17-8. 硬件流控制 ............................................................................................................................... 477
图 17-9. 空闲状态下检测断开帧 ........................................................................................................... 478
图 17-10. 数据传输过程中检测断开帧 ................................................................................................. 478
图 17-11. 同步模式下的 USART 示例 ................................................................................................. 479
图 17-12. 8-bit 格式的 USART 同步通信波形(CLEN=1)................................................................... 479
图 17-13. IrDA SIR ENDEC 模块 .......................................................................................................... 480
图 17-14. IrDA 数据调制 ........................................................................................................................ 480
图 17-15. ISO7816-3 数据帧格式 ......................................................................................................... 481
图 17-16. USART 中断映射框图 ........................................................................................................... 484
图 18-1. I2C 模块框图 ............................................................................................................................. 503
图 18-2. 数据有效性 ............................................................................................................................... 504
图 18-3. 开始和停止状态 ....................................................................................................................... 504
图 18-4. 时钟同步 ................................................................................................................................... 505
图 18-5. SDA 线仲裁 .............................................................................................................................. 505
图 18-6. 7 位地址的 I2C 通讯流程 ........................................................................................................ 506
图 18-7. 10 位地址的 I2C 通讯流程(主机发送) .............................................................................. 506
图 18-8. 10 位地址的 I2C 通讯流程(主机接收) .............................................................................. 506
图 18-9. 从机发送模式 ........................................................................................................................... 508
图 18-10. 从机接收模式 ......................................................................................................................... 509
图 18-11. 主机发送模式 ......................................................................................................................... 511