没有合适的资源？快使用搜索试试~ 我知道了~

首页基于FPGA的超声波测距（二）

基于FPGA的超声波测距（二）

FPGA

超声波测距

5星 · 超过95%的资源 19 下载量 133 浏览量更新于2023-03-16 3 收藏 218KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

2页

完成了试验一，这次的实验是要测出距离并且要在数码管上显示出来。这个实验最关键的地方就是测出回响电平的高电平的宽度。

资源详情

资源推荐

基于基于FPGA的超声波测距（二）的超声波测距（二）

完成了试验一，这次的实验是要测出距离并且要在数码管上显示出来。这个实验最关键的地方就是测出回响电平的高电平的宽度。

先不考虑容错性等问题，单纯的考虑实现功能。

assign start=echo_reg1&~echo_reg2; //posedge

assign finish=~echo_reg1&echo_reg2;//negedge

reg echo_reg1,echo_reg2;

always @(posedge clk)

begin

if(!rst_n)

begin

echo_reg1<=0;

echo_reg2<=0;

end

else

begin

echo_reg1<=echo;

echo_reg2<=echo_reg1;

end

parameter idle=2'b00;

parameter state1=2'b01;

parameter state2=2'b10;

reg [1:0]state;

always @(posedge clk)

begin

if(!rst_n)

begin

state<=idle;

cnt<=0;

end

else

begin

case(state)

idle:begin

if(start)

state<=state1;

else

state<=idle;

end

state1:begin

if(finish)

state<=state2;

else

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余1页未读，立即下载

基于FPGA的超声波测距（一）

我这个例子里面还没有使用echo接到fpga，只是用示波器看echo的波形，下个实验才来测距。

基于FPGA的超声波测距设计

module hc_sr_echo( input wire Clk , //clock 50MHz input wire clk_us , //system clock 1MHz input wire Rst_n , //reset ，low valid input wire echo , // output wire [18:00] data_o //检测距离，保留3位小数，1000实现 ); / S(um) = 17 * t --> x.abc cm */ //Parameter Declarations parameter T_MAX = 16'd60_000;//510cm 对应计数值 //Interrnal wire/reg declarations reg r1_echo,r2_echo; //边沿检测 wire echo_pos,echo_neg; // reg [15:00] cnt ; //Counter wire add_cnt ; //Counter Enable wire end_cnt ; //Counter Reset reg [18:00] data_r ; //Logic Description //如果使用clk_us 检测边沿，延时2us，差值过大 always @(posedge Clk or negedge Rst_n)begin if(!Rst_n)begin r1_echo <= 1'b0; r2_echo <= 1'b0; end else begin r1_echo <= echo; r2_echo <= r1_echo; end end assign echo_pos = r1_echo & ~r2_echo; assign echo_neg = ~r1_echo & r2_echo; always @(posedge clk_us or negedge Rst_n)begin if(!Rst_n)begin cnt <= 'd0; end else if(add_cnt)begin if(end_cnt)begin cnt <= cnt; end else begin cnt <= cnt + 1'b1; end end else begin //echo 低电平归零 cnt <= 'd0; end end assign add_cnt = echo; assign end_cnt = add_cnt && cnt >= T_MAX - 1; //超出最大测量范围则保持不变，极限 always @(posedge Clk or negedge Rst_n)begin if(!Rst_n)begin data_r <= 'd2; end else if(echo_neg)begin data_r <= (cnt << 4) + cnt; end else begin data_r <= data_r; end end //always end assign data_o = data_r >> 1; endmodule

这是一个基于FPGA实现的超声波测距模块的Verilog代码。该模块通过测量超声波的回波时间来计算距离，具体实现是：当超声波发射信号时，开始计数器计数；当接收到超声波回波信号时，停止计数器，并根据计数值计算出...

当其距离小于10cm时报警的代码

以下是一个基于FPGA的超声波测距系统的简单代码示例，用于当物体距离传感器小于10cm时触发报警： ```verilog module ultrasonic_distance( input clk, // 时钟信号 input reset, // 复位信号 input echo, // ...

基于FPGA的超声波测距.zip

本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482 报告链接：https://blog.csdn.net/weixin_44830487/article/details/115983081

基于FPGA的超声波测距系统

基于FPGA的超声波测距系统，武汉理工大学博士学位论文

超声波测距原理图与测试代码

超声波测距原理图与测试代码。超声波测距原理图与测试代码。

舵机超声波避障stc12程序

基于STC12单片机系列的智能小车程序，功能能实现超声波测距，识别障碍，主动避障功能，同时还可以通过舵机控制实现对周围环境不同方向的测距功能，可达到正负180°方向识别！

基于Robei:(FPGA)超声波避障

适用于4引脚的超声波模块，代码为Verilog，可移植！

基于FPGA设计数字时钟（ego1开发板)

基于FPGA设计数字时钟（ego1开发板),使用vivado2018.1开发

采用HC-SR04实现的超声波测距FPGA源码

在Xilinx FPGA SF-SP6平台（某宝特权同学FPGA开发板）上实现的超声波测距功能，采用 HC-SR04超声波收发模块。有效测距范围为4米以内。

脉冲测距verilog程序（已测试）

脉冲测距verilog程序（已测试），很适合verilog初学者学习使用。

超声波测距（hc_sr04）的FPGA实现，含代码

超声波hc_sr04的fpga控制实现输入时钟50MHz,有问题请留言

超声波测距模块的Verilog代码

代码实现使用超声波测距模块（HC_sr_04）实现测距，距离显示在数码管上，只保留两位小数，默认单位为(cm)

weixin_38707826

粉丝: 5
资源: 907

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

基于FPGA的超声波测距（二）

基于FPGA的超声波测距（一）

基于FPGA的超声波测距设计

基于fpga的超声波测距，数码管显示

基于fpga的超声波测距

基于FPGA的超声波测距

基于fpga的超声波测距模块

基于FPGA的超声波测距模块程序

基于FPGA用VHDL语言编写的超声波测距模块的代码

当其距离小于10cm时报警的代码

基于FPGA的超声波测距.zip

基于FPGA的超声波测距系统

超声波测距原理图与测试代码

舵机超声波避障stc12程序

基于Robei:(FPGA)超声波避障

基于FPGA设计数字时钟（ego1开发板)

采用HC-SR04实现的超声波测距FPGA源码

脉冲测距verilog程序（已测试）

超声波测距（hc_sr04）的FPGA实现，含代码

超声波测距模块的Verilog代码

会员权益专享

最新资源