verilog实现的UART(带中断、奇偶校验、帧错误)_串口通信奇偶校验位FPGA

2星 15 浏览量更新于2023-03-16 13 收藏 51KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

verilog实现的实现的UART(带中断、奇偶校验、帧错误带中断、奇偶校验、帧错误)

input wire clk, //50MHz input wire rst_n, input wire rx_in, //串行输入

verilog实现的UART，带中断、奇偶校验、帧错误

module uart_top

(

input wire clk, //50MHz

input wire rst_n,

input wire rx_in, //串行输入

outputwire intrrupt, //接收数据中断，已收到一个8bit的数据

outputwire tx //串行输出

);

parameter BPS9600 = 16'd5200; //50MHz时的计数值

parameter PARITY_EN = 1'b1; //无校验 PARITY_EN = 0，PARITY_ODD = 0，PARITY_EVEN = 0;

parameter PARITY_ODD= 1'b1; //奇校验 PARITY_EN = 1，PARITY_ODD = 1，PARITY_EVEN = 0;

parameter PARITY_EVEN = 1'b0; //偶校验 PARITY_EN = 1，PARITY_ODD = 0，PARITY_EVEN = 1;

wire bps_start; //接收数据bps开始标志

wire rx_bps_clk; //接收数据标志,在一个bit位的中点

wire tx_bps_clk; //发送数据标志,在一个bit位的起点

wire data_flag; //进入数据位(8位数据位)的标志

wire parity_flag; //进入校验位的标志

wire stop_flag; //进入停止位的标志

wire end_stop; //停止位结束标志

wire parity_enable; //校验使能标志

wire[7:0] rec_data; //接收到的8bit数据

wire bps_start1; //发送数据bps开始标志

wire data_flag1; //进入数据位(8位数据位)的标志

wire parity_flag1; //进入校验位的标志

wire stop_flag1; //进入停止位的标志

wire end_stop1; //停止位的标志

uart_bpsinst_rx_bps

(

.clk (clk ),

.rst_n (rst_n ),

.bps_set (BPS9600 ),

.bps_start (bps_start ),

.parity_enable(PARITY_EN ),

.rx_bps_clk (rx_bps_clk ),

.tx_bps_clk ( ),

.data_flag (data_flag ),

.parity_flag(parity_flag),

.stop_flag (stop_flag ),

.end_stop (end_stop )

);

uart_bpsinst_tx_bps

(

.clk (clk ),

.rst_n (rst_n ),

.bps_set (BPS9600 ),

.bps_start (bps_start1 ),

.parity_enable(PARITY_EN ),

.rx_bps_clk ( ),

.tx_bps_clk (tx_bps_clk ),

.data_flag (data_flag1 ),

.parity_flag(parity_flag1 ),

.stop_flag (stop_flag1 ),

.end_stop (end_stop1 )

);

uart_rx inst_uart_rx

(

.clk (clk ),

.rst_n (rst_n ),

.rx_in (rx_in ),

.rx_bps_clk (rx_bps_clk ),

.pari_odd (PARITY_ODD ),

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余5页未读，立即下载

weixin_38704565

粉丝: 6
资源: 944

会员权益专享

verilog实现的UART(带中断、奇偶校验、帧错误)

Verilog实现串口收发协议（带奇偶校验位）

奇偶校验原理 及Verilog源码

支持异常和中断的CPU verilog设计和仿真代码

给基础UART模块增加奇偶校验功能，通过端口parity（两位）使能控制模块的奇偶校验，00为不校验，01为奇校验，10为偶校验，端口check（一位）输出接收数据的奇偶校验结果，0表示校验正确，1表示校验错误。（verilog语言）

使用verilog实现uart

fpga 带奇偶校验的串口uart

uart 串口 奇校验 verilog

uart的verilog实现

用verilog 写个uart

uart串口通信verilog设计

1.用System Verilog书写7位数据位，1位偶校验，波特率为115200bps的uart串行发送端 2. 用SV书写对应的行为模型（接收端），并输出激励中的字节值，奇偶性错误的，输出校验错误 3.编写testcase

verilog uart

Verilog写一个UART

verilog 串口接收模块设计

fpga uart数据包

verilog 串口接收协议解析

生成个uart的verilog代码，apb总线

会员权益专享

最新资源

奇偶校验原理及Verilog源码

uart 串口奇校验 verilog