基于基于FPGA的视频图像处理算法的研究与实现的视频图像处理算法的研究与实现
随着网络信息化的发展,显示设备作为获取信息的直接手段,有着不可或缺的作用。为满足用户对更大屏幕的
观看需要以及使信息显示更优化,大屏幕拼接技术应运而生。大屏幕图像尺寸的增大使在普通显示器上不易察
觉的细节暴露无遗,提高了可视化的准确性。高分辨率图形图像数据处理和可视化,用于解决基于单一硬件显
示设备无法可视化的高分辨率图形图像。
随着网络信息化的发展,显示设备作为获取信息的直接手段,有着不可或缺的作用。为满足用户对更大屏幕的观看需要以及使
信息显示更优化,大屏幕拼接技术应运而生。大屏幕图像尺寸的增大使在普通显示器上不易察觉的细节暴露无遗,提高了可视
化的准确性。高分辨率图形图像数据处理和可视化,用于解决基于单一硬件显示设备无法可视化的高分辨率图形图像。
而拼接控制器是大屏幕系统中的核心显示控制设备。拼接控制器的核心是其处理能力和稳定性,基于计算机体系构架的传统控
制器,其性能和稳定性完全取决于它所依赖的计算机,无论传统控制器如何改进,最多只能算量的积累,难以获得质的提升。
采用大规模FPGA阵列式组合处理构架,全嵌入式硬件设计的拼接控制器集视频信号采集、实时高分辨率数字图像处理、二维
高阶数字滤波等高端图像处理技术于一身,具有强大的处理能力。
本文正是在这种背景下,设计了一种基于FPGA的视频图像处理视频图像处理算法,实现实时数字视频的分割、插值放大,通过并行处理机
制,保证了视频的实时处理和画面流畅。
1 系统总体概述系统总体概述
文中将完成一路监控摄像头采集的画面在2×2的液晶拼接屏上显示一幅完整大图的效果。
系统的总体框架图如图1所示。由网络摄像头采集到的视频信号,经过DVI接收器后,发出数据及控制信号供给FPGA。通过
FPGA主控芯片对输入的视频信号进行分割、插值放大等处理;视频输出模块将FPGA处理后的数据再通过DVI接口输出到屏幕
上。
图1 系统的原理图
只要数据读出速度高于写入速度,就不会使图像产生突变现象,从而达到实时处理的目的。
2FPGA模块的实现模块的实现
FPGA内部系统对视频图像的处理如图2所示。主要分为帧存储模块、分割模块、插值模块3部分。
图2 FPGA内部模块图
2.1 帧模块及存储模块帧模块及存储模块
DVI接口是将显卡中经过处理的待显示R、G、B数字信号与水平同步信号(Hsync,行同步信号)、垂直同步信号(Vsync,场同
步信号)进行组合,按最小非归零编码,将每个像素点按10 bit(8 bit像素数据和2 bit控制信号)的数字信号进行并串转换,把编
码后的R、G、B数字流与像素时钟4组信号按照最小化传输差分信号(Transition Minimized Differential Signal,TMDS)方式进
行传输。
FPGA的分时切换逻辑是依据输入视频流的垂直同步控制信号Vsync发生由高电平到低电平的转换,以此作为新数据帧到来的
标识,如图3所示。