![](https://csdnimg.cn/release/download_crawler_static/87980091/bg6.jpg)
AT89C51 重要管脚说明:
Vcc:电源电压
GND:地
P0 口:P0 口是一组 8 位漏极开路型双向 I/O 口,也即地址/数据总线复用口,
作为输出口用时,每位能驱动 8 个 TTL 逻辑门电路,对端口写“1”可作为高阻
抗输入端口。在访问外部数据存储器或程序存储器时,这组口线分时转换地址
(低 8 位)和数据总线复用,在访问期间激活内部上拉电阻。
P1 口:P1 是一个带内部上拉电阻的 8 位双向 I/O 口,P1 的输出缓冲级可驱
动(吸收或输出电流)4 个 TTL 逻辑门电路。对端口写“1”,通过内部的上拉电
阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电
阻,某个引脚被外部信号校验期间,P1 接收低 8 位地址。表 3.1.1 为 P1 口第二
功能。
P1 口第二功能
表 3.1.1
P2 口:P2 是一个带有内部上拉电阻的 8 位双向 I/O 口,P2 的输出缓冲级可
驱动 4 个 TTL 逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电
平,此时可作输入口,作输入口使用时,因为内部存在上拉电阻,某个引脚被外
部信号拉低时会输出一个电流 I。在访问8位地址的外部数据存储器时,P2 口线
上的内(也即特殊功能寄存器,在整个访问期间不改变)。
P3 口:P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。P3 口输出缓冲级
可驱动(吸收或输出电流)4 个 TTL 逻辑门电路。对 P3 口写入“1”时,它们被
内部上拉电阻拉高并可作为输入端口。作输入端口时,被外部拉低的 P3 口将用
P3 口的第二功能表
表 3.1.2