RISC-V指令集模拟器：OR, AND, SRA指令详解与实现

本篇实验报告详细描述了罗松俄珠同学在智能1501班进行的RISC-V基本指令集模拟器设计与实现项目。实验目标旨在设计并实现一个能够模拟CPU指令集功能的CPU模拟器，要求使用C/C++编程语言，并且输入为二进制机器指令文件，输出则是CPU寄存器状态和存储器单元状态。 实验内容聚焦于RISC-V指令集，这是一种精简指令集架构，共有47条基本指令。实验者选择了OR、AND和SRA这三种指令进行模拟。模拟器程序框架采用了典型的CPU执行流程模型，即取指、译码和执行。在while循环中，通过fetch函数获取指令，然后解码并根据操作码进行相应的操作。例如，当遇到OR指令时，程序会输出"Doing OR"，并将两个寄存器的值进行按位或运算。 测试平台方面，实验使用了一台配备有Intel corei5-6500U CPU和4GB DDR3内存的计算机，运行Windows 7操作系统。测试记录显示，模拟器被用来处理特定的测试指令，如写入内存的指令，用于验证模拟器的正确工作。 值得注意的是，模拟器在处理OR、AND和SRA指令时，分别对应了不同的操作，如执行按位或(R[rd] = R[rs1] | R[rs2])、按位与(R[rd] = R[rs1] & R[rs2])以及无符号右移(R[rd] = (int)src1 >> src2)。这些操作符的实现确保了模拟器能够准确地模拟RISC-V指令集中的基本逻辑运算。 整个实验不仅锻炼了学生的编程技能，还加深了他们对RISC-V指令集的理解和CPU工作原理的掌握，是理论学习与实践应用的有效结合。通过这个项目，学生能够更好地理解CPU指令的执行过程，为后续的系统级设计和优化工作打下坚实基础。