CRS下多路复用器设计：突破冯诺依曼瓶颈

本文主要探讨了基于互补式忆阻器的多路复用器设计与实现，以解决传统冯·诺依曼架构中的计算与存储分离所带来的效率瓶颈。冯·诺依曼瓶颈是指在计算过程中，由于数据频繁在CPU和内存间传输，导致了计算速度受限和能源消耗增加。为克服这一问题，存算一体化成为研究热点，通过将计算能力嵌入存储器，降低资源消耗。 忆阻器作为一种新型的有记忆功能的无源电子元件，因其低功耗、高集成度、非易失性和与CMOS工艺兼容等特性，被广泛视为解决冯·诺依曼瓶颈的理想器件。忆阻器的“开关效应”使其能同时用于数据存储和逻辑运算，尤其在存内计算和深度学习等领域展现巨大潜力。 文章提到两种基于忆阻器的逻辑设计方法，即忆阻器蕴含逻辑(IMPLY)和忆阻器辅助逻辑(MAGIC)，它们能够在单个忆阻器(MCA)阵列中实现基本逻辑操作。然而，1R MCA结构存在漏电路径和读串扰问题，为此，研究者转向互补式忆阻器(CRS)进行逻辑设计，以提高稳定性。 文献[8]介绍了一种基于CRS的四变量逻辑设计方法，能够在有限步数内实现完备逻辑族，包括一位全加器。然而，对于复杂逻辑设计如多路复用器，文献并未提供优化策略，这会导致面积和时间成本增加。 本文的核心贡献在于提出了一种针对复杂逻辑电路的可重构逻辑设计方法，通过精确控制CRS的高电压，提高了布尔逻辑的执行速度，并保持输入数据的不变，增强了CRS的复用性。作者成功实现了四种基础逻辑门，包括AND、OR、NIMP和XOR门，并在此基础上构建了2-1和4-1多路复用器。与现有技术相比，新设计在性能和面积效率方面展现出显著的优势。 忆阻器的工作原理涉及到其电阻值随电压和电流变化而变化的特点，这种非线性特性使得它能够存储和处理信息，从而实现复杂的逻辑功能。通过理解并利用这些原理，研究人员得以开发出更加高效和灵活的电路设计，为未来的高性能计算系统提供了新的可能。