CMOS核脉冲峰值甄别电路设计

"本文介绍了一种改进的核脉冲峰值甄别器的设计，旨在解决传统峰值甄别器在处理随机脉宽和峰值的输入信号时，由于ADC转换速度导致的后端处理器错误记录或遗漏问题。该设计采用了微分过零比较器，实现了在峰值时刻触发ADC进行模数转换，并在峰谷时刻进行复位触发的功能。通过Hspice软件的仿真验证，此改进的峰值甄别电路能准确检测输入信号的峰值信息，同时减少了对高速ADC的限制，降低了系统的死时间。" 本文是一篇工程技术类论文，主要探讨的是核脉冲检测领域的一个关键组件——峰值甄别器的优化设计。传统的峰值甄别器在面对输入信号脉宽和峰值变化无常的情况时，由于ADC（模拟到数字转换器）的转换速度限制，可能会出现数据记录错误或丢失。为了解决这个问题，作者提出了一种基于CMOS技术的新型峰值甄别电路。 该电路的核心是微分过零比较器，它能够在信号达到峰值时精确触发ADC进行模数转换，确保了峰值信息的捕获。同时，当信号下降到谷值时，该电路会触发复位操作，准备下一次的峰值检测，从而避免了连续脉冲间的干扰。这种设计的创新之处在于它能够适应不同宽度和幅度的输入信号，提高了峰值检测的鲁棒性。 通过Hspice软件进行的仿真结果显示，采用这种改进的峰值甄别电路，可以显著提高峰值探测系统的精度，同时消除对高速ADC转换速度的依赖，进一步缩短系统的死时间。死时间是指系统在处理一个事件后需要恢复到可接收新事件的时间，减少死时间意味着系统能够更快地响应新的输入信号，从而提高了整体的信号处理效率。 这项工作为核脉冲检测技术提供了一个高效且可靠的解决方案，对于提升核脉冲峰值探测器的性能具有重要意义。该设计不仅适用于核物理学研究，还可能在其他需要高速、高精度信号处理的领域中找到应用，如射频通信、医疗成像和粒子物理实验等。通过不断优化这类甄别电路，可以预期未来在信号处理领域的性能将得到进一步提升。