低成本FIR滤波器的外推补偿与改进结构优化

本文主要探讨了基于外推补偿技术改进的低成本FIR滤波器的设计与实现。FIR滤波器因其线性相位、绝对稳定和无自激振荡等特点，在通信和信号处理领域广泛应用。然而，与IIR滤波器相比，FIR滤波器往往需要更高的阶数，这使得其硬件实现成本相对较高。针对这一问题，文章提出了利用FIR滤波器冲激响应的准周期性特点，通过外推补偿技术来降低多常系数乘法的复杂度，从而降低成本。 外推补偿技术的核心原理是，FIR滤波器的系数在冲激响应中呈现出准周期性，即中心主瓣的能量最高，而旁瓣的能量逐渐递减。通过选择一个能量最小的旁瓣（如lobe2）作为原型瓣，利用其尺度变换近似表示其他旁瓣，减少了需要进行乘法运算的系数数量。这样，实现了常系数乘法的优化，简化了硬件实现。 具体到硬件设计上，文章提出了三种改进结构，旨在通过调整延时链的位置来减小延时链的位宽，从而进一步降低FIR滤波器的硬件成本。其中，将延时链移至输入端的改进结构表现出最佳的效果，因为它能更有效地利用硬件资源，减少不必要的延迟，提高了实用性。 本文的贡献在于提供了一种有效的方法来优化FIR滤波器的硬件实现，特别是在处理高阶滤波器时，通过外推补偿技术和合理的延时链结构调整，能够在保持滤波性能的同时，显著降低计算复杂度和硬件成本，这对于实际工程应用具有重要意义。