Hi3521A/Hi3520DV300处理器的中断系统与日志分割

"这篇文档详细介绍了Hi3521A和Hi3520DV300处理器在H.264编解码应用中的特性，包括处理器子系统的配置和中断系统的设计。" Hi3521A和Hi3520DV300处理器是基于Cortex-A7 MPCore的单核处理器，它们具有以下关键特点： 1. **工作频率**：Hi3521A的工作频率为1.1GHz，而Hi3520DV300的工作频率是800MHz。 2. **L1 Cache**：每个处理器都包含32KB的指令缓存和32KB的数据缓存。 3. **L2 Cache**：内部集成128KB的L2 Cache，与处理器同频，采用64字节的cache line，8路组相连结构，并实施伪随机的cache替换策略。 4. **总线接口**：128-bit ACE总线接口，兼容AXI接口，与处理器异步。 5. **中断控制器**：处理器内置GIC（Generic Interrupt Controller），可处理96个中断源，其中64个为外部中断。 6. **处理器性能**：单线程结构，1.9DMIPS/MHz的性能，部分支持双发射指令。 7. **MMU**：包含内存管理单元，支持VxWorks和Linux等操作系统。 8. **分支预测**：具备分支预测功能，准确率高达95%。 9. **调试接口**：支持JTAG调试。 10. **协处理器**：集成了NEON协处理器，包括FPU硬件浮点单元。 中断系统方面，Hi3521A支持96个中断源，具体分配如表3-7所示，中断源涵盖了SGI（Software Generated Interrupts）和其他特定硬件模块如GMAC（Gigabit Ethernet MAC）、SATA、USB2_OHCI和USB2_EHCI等。 这些处理器被设计用于H.264编解码应用，文档还提供了关于逻辑结构、模块功能、工作方式、寄存器定义、接口时序、管脚定义、性能参数和封装尺寸等详细信息，适用于电子产品设计维护人员和市场销售人员参考。文档强调，内容可能会因产品升级等原因进行更新，且其提供的信息并不构成任何担保。