![](https://csdnimg.cn/release/download_crawler_static/87854410/bgb.jpg)
GND:接地。
P0 口:P0 口为一个 8 位漏级开路双向 I/O 口,每脚可吸收 8TTL 门电流。
当 P1 口的管脚第一次写 1 时,被定义为高阻输入。P0 能够用于外部
程序数据存储器,它可以被定义为数据/地址的第八位。在 FIASH 编
程时,P0 口作为原码输入口,当 FIASH 进行校验时,P0 输出原码,
此时 P0 外部必须被拉高。
P1 口:P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口,P1 口缓冲器能
接收输出 4TTL 门电流。P1 口管脚写入 1 后,被内部上拉为高,可用
作输入,P1 口被外部下拉为低电平时,将输出电流,这是由于内部
上拉的缘故。在 FLASH 编程和校验时,P1 口作为第八位地址接收。
P2 口:P2 口为一个内部上拉电阻的 8 位双向 I/O 口,P2 口缓冲器可接收,
输出 4 个 TTL 门电流,当 P2 口被写“1”时,其管脚被内部上拉电阻
拉高,且作为输入。并因此作为输入时,P2 口的管脚被外部拉低,
将输出电流。这是由于内部上拉的缘故。P2 口当用于外部程序存储
器或 16 位地址外部数据存储器进行存取时,P2 口输出地址的高八位。
在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存
储器进行读写时,P2 口输出其特殊功能寄存器的内容。P2 口在
FLASH 编程和校验时接收高八位地址信号和控制信号。
P3 口:P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口,可接收输出 4 个
TTL 门电流。当 P3 口写入“1”后,它们被内部上拉为高电平,并用作
输入。作为输入,由于外部下拉为低电平,P3 口将输出电流(ILL)
这是由于上拉的缘故。
P3.0 RXD(串行输入口)
P3.1 TXD(串行输出口)
P3.2 /INT0(外部中断 0)
P3.3 /INT1(外部中断 1)
P3.4 T0(记时器 0 外部输入)
P3.5 T1(记时器 1 外部输入)
P3.6 /WR(外部数据存储器写选通)