VLSI测试方法与可测性设计：电路故障分析

"无扇出的电路-国科大-模式识别-2018期末试题" 本文主要讨论了无扇出电路的相关知识，这在VLSI（超大规模集成电路）测试方法学和可测性设计中是至关重要的。无扇出电路是指电路中的每个节点仅由一个输入驱动，这种电路设计简化了故障分析和测试过程。 首先，电路的开关函数f表示了电路在无故障情况下的逻辑关系，而当存在故障p/d时，开关函数变为f_p/d。通过代数方法，可以表达出无故障状态和有故障状态下的开关函数之间的关系，即公式（3.3）所示的异或关系。故障测试集F_p/d则包含所有能检测到该故障的输入变量的最小项集合。 例如，对于图3.2中的故障1/0，通过计算得到最小项1 2 3x x x，对应的测试图形为1 2 3 110x x x。同样，对于故障3/0，测试图形分别为(001, 010, 011)。在另一个更复杂的例子中，图3.3展示了无扇出电路的结构，其无故障输出函数为g，并在发生6/0故障时，输出函数f发生变化。 VLSI测试方法学和可测性设计是一门涉及超大规模集成电路测试、分析、设计和制造的学科。这门学科的目标是确保电路的可靠性和可维护性，降低测试成本。书中详细介绍了电路测试的基础概念和理论，包括数字电路的描述和模拟方法，以及组合电路和时序电路的测试生成技术。此外，还涵盖了专用可测性设计、扫描和边界扫描理论、IDDQ测试、随机和伪随机测试原理，以及与M序列相关的测试生成方法。 内建自测试（BIST）原理也在书中被提及，这是实现电路自我检测的一种手段。数据压缩结构和压缩关系对于优化测试效率和减少测试数据量至关重要，特别是在专用电路如Memory和System-on-Chip（SoC）的可测性设计中。 本书适用于从事集成电路设计、制造、测试和应用的专业人士，以及高等院校高年级学生和研究生作为学习资料。通过深入理解VLSI测试方法学和可测性设计，读者能够更好地进行电路设计、模拟、测试和分析，促进不同领域间的交流与合作。