⼩模块完成后,可以通过()的⽅式,将系统组装起来。
47.Verilog HDL模块分为两种类型:⼀种是()模块,即,描述某种电路
系统结构,功能,以综合或者提供仿真模型为设计⽬的;另⼀种是()模块,即,为功能模块的测试提供信号源激励、输出数
据监测。
48.Verilog语⾔中,标识符可以是任意⼀组字母、数字、()符号和下划
线符号的组合。
49.state,State ,这两个标识符是()同。
50.assign c=a>b a: b中,若a=3,b=2,则c=();若a=2,b=3,则c=
()。
51.在Verilog HDL的逻辑运算中,设A=4′b1010,则表达式~A的结果为()
52.]
Verilog HDL的逻辑运算中,设a=2 ,b=0,则a && b结果为(), a 53.在
|| b 结果为()。
54.在Verilog HDL的逻辑运算中,设a = 4′b1010, a >>1结果是()。
⼆、EDA名词解释
1.ASIC,, ,, . , ,
三、选择题
1.任Verilog HDL的端⼝声明语句中,⽤()关键字声明端⼝为双向端⼝A:inout B:INOUT C:BUFFER D:buffer
2.⽤Verilog HDL的assign语句建模的⽅法⼀般称为()⽅法。
—
A:连续赋值 B:并⾏赋值 C:串⾏赋值 D:函数赋值
3.IP核在EDA技术和开发中具有⼗分重要的地位,IP是指()。
A:知识产权 B:互联⽹协议 C:⽹络地址 D:都不是
4.在verilog HDL的always块本⾝是()语句
A:顺序 B:并⾏ C:顺序或并⾏ D:串⾏
5.)
6.⼤规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与⼯作原理的描述中,正确的是()。
A:FPGA是基于乘积项结构的可编程逻辑器件;
[
B:FPGA是全称为复杂可编程逻辑器件;
C:基于SRAM的FPGA器件,在每次上电后必须进⾏⼀次配置;
D:在Altera公司⽣产的器件中,MAX7000系列属FPGA结构。
7.下列EDA软件中,哪⼀个不具有逻辑综合功能:()。
A: ISE B: ModelSim C: Quartus II D:Synplify
8.下列标识符中,()是不合法的标识符。
A: State0 B: 9moon C: Not_Ack_0 D: signal@