上拉电阻、下拉电阻 / 拉电流、灌电流 / 扇出系数
上拉电阻:将某输出电位点采用电阻与电源 VDD 相连的电阻。因为输出端可以看作是具
有内阻的电压源,由于上拉电阻与 VDD 连接,利用该电阻的分压原理(一般上拉电阻比
输出端内阻大得多,至于该阻值的大小见上拉电阻的选取原则),从而将输出端电位拉高。
1. 如果电平用 OC(集电极开路,TTL)或 OD(漏极开路,COMS)输出,那么不用上拉
电阻是不能工作的, 这个很容易理解,管子没有电源就不能输出高电平了。
2. 如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是
电阻太大,压降太高),就可以用上拉电阻提供电流分量, 把电平“拉高”。(就是
并一个电阻在 IC 内部的上拉电阻上, 让它的压降小一点)。当然管子按需要该工
作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。
需要注意的是,上拉电阻太大会引起输出电平的延迟。(RC 延时)
一般 CMOS 门电路输出不能给它悬空,都是接上拉电阻设定成高电平。
下拉电阻:和上拉电阻的原理差不多,只是拉到 GND 去而已,那样电平就会被拉低。 下
拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
上拉电阻的工作原理电路图
如上图所示,上部的一个 Bias Resaitor 电阻因为是接地,因而叫做下拉电阻,意思是
将电路节点 A 的电平向低方向(地)拉;同样,图中下部的一个 Bias Resaitor 电阻因为
接电源(正),因而叫做上拉电阻,意思是将电路节点 A 的电平向高方向(电源正)拉。
当然,许多电路中上拉电阻和下拉电阻中间的那个 12k 电阻是没有的或者是看不到的。 上
图是 RS-485/RS-422 总线上的,可以一下子认识上拉电阻和下拉电阻的意思。但许多
电路只有一个上拉电阻或下拉电阻,而且实际中,还是上拉电阻的为多。
在数字电路中不用的输入脚都要接固定电平,通过 1k 电阻接高电平或接地。
1、定义:
上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!
上拉是对器件注入电流,下拉是输出电流. 弱强只是上拉电阻的阻值不同,没有什么严