计算机接口技术复习重点：CPU与外设交互

"广东海洋大学计算机接口技术复习提纲包含了计算机接口技术的重要概念和常见问题。这份提纲涉及了CPU与外设间数据传输的控制方式、8086CPU的标志寄存器、CPU与I/O设备间的信号类型、8255A接口芯片的应用、串行异步通信的数据格式计算、同步与异步通信的速度差异、高速缓存Cache的作用、中断方式下的数据传输路径、中断请求与DMA请求的区别以及堆栈的工作原理。" 在计算机接口技术中，CPU与外设间的数据传输控制方式有多种，包括中断方式、DMA方式和程序控制方式。这些方式各有特点，其中中断方式允许CPU在执行当前任务时被外部事件打断，然后处理该事件后再返回原任务；DMA方式则允许数据直接在内存和外设之间传输，无需CPU干预；程序控制方式则是由CPU通过执行指令来控制数据传输。 8086CPU的标志寄存器中包含了一些控制标志位，占据3位，用于表示算术和逻辑运算的结果及CPU的状态。这些标志位对于程序的控制流和条件判断至关重要。 在CPU与I/O设备间的交互中，有三种主要的信号类型：数据信息、控制信息和状态信息。数据信息用于传输实际的数据，控制信息用于指示操作的开始、结束或设置设备工作模式，状态信息则反映了设备的当前状态。 8255A是一种可编程并行接口芯片，它的B口、A口和C口都有不同的功能，其中C口可以作为数据输入/输出端口，同时提供控制信息和状态信息。 串行异步通信的数据格式通常包括起始位、数据位、校验位和停止位。例如，在1个起始位、7个数据位、1个校验位和1个停止位的情况下，若传输速率为1200波特，每秒钟最多能传输1200/10=120个字符。 同步通信相对于异步通信的优势在于它没有字符间的间隔，因此传输效率更高。同步通信中的附加辅助信息总量较少，使得数据传输速度更快。 高速缓存Cache的主要目的是提高CPU访问数据的速度，通过将常用数据存放在接近CPU的地方，减少CPU等待主存的时间，从而提升系统性能。 中断方式下，外设数据输入到内存的过程涉及中断请求、中断处理和数据传输等多个步骤。数据会通过I/O接口、CPU和内存之间的交互最终存储到内存中。而在响应DMA请求时，CPU会暂时让出总线控制权，允许数据直接从外设传输到内存，这样可以加快数据传输速度。 CPU响应中断请求和响应DMA请求的本质区别在于，中断响应时CPU仍控制总线，而响应DMA时CPU必须释放总线控制权，以便于数据直接在总线上流动。 最后，堆栈是一个后进先出（LIFO）的数据结构，常用于存储函数调用时的返回地址、保存寄存器状态等，确保程序的正确执行和返回。