高精度sigma-delta ADC的时钟自举电路设计

"这篇博士学位论文详细探讨了高精度Σ-Δ模数转换器(Σ-Δ ADC)的研究与设计，特别是关注于其核心组件——模拟调制器和数字滤波器。作者吴笑峰在导师刘红侠的指导下，对Σ-Δ ADC的系统指标、动态特性和静态特性进行了深入分析，并提出了一套完整的设计方法。" 在Σ-Δ ADC中，时钟自举电路是一种关键的电路结构，用于实现高精度的栅极电压自举。如标题所示，时钟自举电路在时钟信号CLK的控制下工作，确保在不同电平状态下电路功能的正确执行。在CLK为低电平时，电路通过M1、M10、M2、M4、M5和M6等MOSFET的开关状态来放电并保持内部节点电压稳定。而在CLK为高电平时，电路则通过M3、M11、M8和M4等实现栅极电压的提升，以达到自举效果。M9和M5分别限制了M4和M6在导通时的栅-源电压，防止超过VDD，提高电路的可靠性。 Σ-Δ ADC的性能指标是评估其性能的关键，包括动态特性如信噪比(SNR)、动态范围(DR)、无杂波动态范围(SFDR)以及静态特性如积分非线性(INL)和微分非线性(DNL)等。这些指标对于ADC的精度和低功耗性能至关重要。论文中，作者通过Matlab软件对Σ-Δ ADC系统进行了建模和仿真，以确定最佳的调制器参数，例如过采样率、调制器阶数、前馈因子、反馈因子和积分器增益因子。 在模拟调制器设计阶段，论文详细分析了各种非理想因素的影响，如运算放大器的有限直流增益、带宽、摆率限制、输出摆幅限制、开关非线性、时钟抖动和采样电容热噪声等。这些分析为后续电路设计提供了量化依据，以克服这些非理想因素导致的性能损失。 在实际电路设计中，论文采用了2阶单环多位结构的模拟调制器，并利用优化的前馈和反馈系数以实现高精度。为了减少量化噪声，选择了4位量化器。此外，通过应用新型的时钟馈通补偿技术和自举开关，降低了输入级采样开关的非线性，从而改善了系统的动态性能。运放的选择和设计是另一个重要环节，特别是在需要高增益和宽动态范围的应用中。论文中采用了两级运算放大器结构，第一级为共源共栅结构，第二级为共源放大器，以提高整体ADC的精度。 这篇论文详细介绍了Σ-Δ ADC的系统设计和优化方法，特别强调了时钟自举电路在提高电路性能中的作用，以及如何通过分析和克服非理想因素来实现高精度的模数转换。