工程科学与技术中基于FPGA控制的四桥臂DSTATCOM的性能分析

工程科学与技术，国际期刊21（2018）692完整文章基于FPGA控制的四桥臂DSTATCOM在配电网多种负荷补偿中的性能分析Azhagesan Dheepanchakkravarthya，Syamalan Akhila，KandadaiVenkatarb，Manickavasagam Parvathy Selvana，Sridharan Moorthia，a印度Tiruchirappalli 620015国家技术学院电气和电子工程系混合电气系统实验室b印度海得拉巴Vardhaman工程学院电气和电子工程系阿提奇莱因福奥文章历史记录：2017年11月5日收到2018年4月29日修订2018年5月5日接受2018年5月24日在线提供保留字：FPGAFL-DSTATCOMVerilog HDL电源质量中性点电流减少不平衡静态负载滑环式感应电机A B S T R A C T采用现场可编程门阵列（FPGA）控制的四桥臂配电网静止补偿器（FL-DSTATCOM），实现了对4线制三相配电系统的谐波抑制、电源电流平衡、无功补偿和中性线电流补偿。分析了FL-DSTATCOM的补偿特性，考虑了不平衡非线性和线性在滑环感应电机负载电流可变的情况下，评估了FL-DSTATCOM在动态条件下补偿无功功率的实用性。此外，FL-DSTATCOM的性能进行了检查与组合负载，这是一个动态和不平衡的静态负载的组合。参考电流信号的产生采用同步参考系理论。滞环电流控制器用于为FL-DSTATCOM中的IGBT开关产生开关脉冲。在FPGA中开发了独立的模块来实现所有的任务，并具有为具有类似要求的任何其他应用重新配置硬件的可行性实验结果表明，FPGA控制的FL-DSTATCOM能够使电源电流保持平衡和正弦，使公共耦合点的功率因数接近于1，并使电源中性点电流非常接近于零。©2018 Karabuk University. Elsevier B.V.的出版服务。这是CCBY-NC-ND许可证（http://creativecommons.org/licenses/by-nc-nd/4.0/）。1. 介绍在配电过程中，4线制三相配电系统（EDS）面临着几个关于电能质量（PQ）的问题，例如无功、谐波和中性点电流以及由于不平衡的非线性/线性负载引起的不允许电压降[1]。这些负载包括电弧炉、焊接机、计算机、空调中的速度驱动器、工业泵和其他基于微处理器的设备、照明负载、家用应用、激光打印机、开关模式电源、大型不间断电源、镗床、车床、风扇、冰箱等。类似地，非线性固态转换器是将谐波注入EDS的主要原因之* 通讯作者：混合电力系统实验室，电气和电子工程系，NIT，Tiruchirappalli，泰米尔纳德邦620 015，印度。电 子 邮 件 地 址 ： selvanmp@nitt.edu（ 议 员 ）Selvan ） ，srimoorthi@nitt.edu（美国）Moorthi）。由Karabuk大学负责进行同行审查这影响了性能并导致损耗增加、效率低下和EDS的利用不足[2]。在[3]中讨论了各种定制功率器件（CPD），以提高4线3相EDS中的功率质量。配电网静止补偿器（DSTATCOM）是一种新型的无功补偿器，它能有效地控制配电线路的潮流DSTATCOM非常有吸引力，它具有良好的成本效益解决方案，可以最大限度地减少EDS中的PQ影响[4]。已经报道了各种类型的DSTATCOM拓扑结构，用于中性电流补偿（NCC）和缓解EDS中的PQ问题[5基于分裂电容器的三桥臂DSTATCOM、基于特殊Transformer的DSTATCOM和基于四桥臂配电静止补偿器（FL-DSTATCOM）的拓扑结构被广泛用于具有 不 平 衡 / 平 衡 非 线 性 和 线 性 负 载 的 系 统 中 的 NCC 。 FL-DSTATCOM拓扑在直流链路电压利用率和谐波缓解性能方面优于其他拓扑[5，8]。与其他拓扑结构相比，它具有简单的功率电路和更大的控制灵活性[9，10]。为了保证EDS的PQ，FL-DSTATCOM可以安装在电源和负载之间的适当节点处。https://doi.org/10.1016/j.jestch.2018.05.0042215-0986/©2018 Karabuk University.出版社：Elsevier B.V.这是一篇基于CC BY-NC-ND许可证的开放获取文章（http://creativecommons.org/licenses/by-nc-nd/4.0/）。可在ScienceDirect上获得目录列表工程科学与技术国际期刊杂志主页：www.elsevier.com/locate/jestchA. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21（2018）692693控制算法的数字实现对于FL-DSTATCOM的正常运行至关重要先进的数字控制器，如数字信号处理器（DSP），微处理器，dSPACE和现场可编程门阵列（FPGA），大多是首选实现固态功率转换器的数字控制器。模数转换器（ADC）的能力、高处理能力和超过所需数量的数字输入/输出使这些先进的控制技术成为基于固态功率转换器的应用的非常有吸引力和有效的选择。目前，DSP和微处理器正面临着更复杂、更基础的挑战。这些数字控制器的问题，如延迟的最佳开关状态和参数估计的计算。此外，它们需要高频脉宽调制和精确的电压和电流检测[11，12].处理这种硬件丰富的任务所需的处理速度达到微秒到纳秒的量级，因此在DSP或微处理器软件计算背景中实现变得非常复杂。此外，由于需要专用计算机和专用集成电路，这些控制器的成本和复杂性增加。同样，dSPACE控制器也在实践中被广泛应用，实现对功率变换器的控制。不幸的是，它也有一些缺点，如需要额外的软件工具，需要专用计算机，并导致高成本[13]。采用FPGA的硬件控制方案可以解决上述问题。FPGA是包含可重构门阵列逻辑电路矩阵的逻辑器件。FPGA在低容量和高性能应用中的使用非常重要，因为它并行执行大量指令，这使得它们非常强大[14]。FPGA的主要特点是处理速度快，硬件编程灵活，并且在不改变外部电路的情况下，可以根据特定时间点的要求进行重新配置[15]。这些器件在机床、固态和并联/串联有源滤波器、机器/驱动控制、多电平变换器和斩波电源电路中具有更大的潜力。此外，它们也非常适合制造和自动化环境[16]。FPGA中最吸引人和最突出的特点是它们是通过使用VerilogHDL/VHDL（硬件描述语言（HDL））进行编程的。使用HDL的优势在于它与技术无关，并且这些语言的软件包可以从Xilinx免费获得在HDL的最终支持下，通过在各种概念级别定义分层和模块化描述，可以在FPGA上实现复杂的控制设计[13]。FPGA利用专用的软件和硬件来处理逻辑，并且具有并行处理的功能，因此它们没有单独的操作系统[18]。一个单一的FPGA控制器是用来开发和实现的控制算法，产生低频和高频开关脉冲。硬件电路中可用的半导体开关由该开关脉冲启用，并生成首选输出信号[19]。在文献中推荐了各种电流控制方法用于DSTAT-COM配置，以产生门信号[20]。基于这一点，滞环电流控制器（HBCC）是最高效的电流控制方法相比，其他电流控制器。由于它具有结构简单、精度高、鲁棒性好、动态响应快、限流能力强、负载时间常数小等优点，在DSTATCOM中被广泛应用于补偿电流相关的PQ问题。在实施过程中，它不需要复杂的处理器。HBCC模块产生的开关脉冲迫使注入电流跟随参考补偿器电流HBCC的主要特征是，当误差信号超过指定的迟滞带时，它估计当前误差信号并直接向FL-DSTATCOM中存在的半导体开关生成参考命令[21]。本文通过三相四线制EDS，成功地实现了FL-DSTATCOM的FPGA控制在静态、动态和复合负载条件下验证了FL-DSTATCOM的补偿能力。在静态负载条件下，对FL-DSTATCOM在不平衡非线性负载和不平衡线性负载下的性能进行了测试在动态负载条件下，滑环 感 应 电 机 （ SRIM ） 被 认 为 是 作 为 电 动 机 运 行 ， 探 讨 FL-DSTATCOM的动态无功功率支持能力在复合负载条件下负载电流的d-q-0分量用于产生FL-DSTATCOM的补偿电流。HBCC用于产生FL-DSTATCOM中使用的八个半导体开关所需的开关脉冲。同步参考系理论（SRFT）控制算法和HBCC的各种逻辑块已使用Verilog HDL编程2. FL-DSTATCOM和SRFT控制算法的实现2.1. FL-DSTATCOM实验装置图1所示为连接在4线制三相EDS中的FPGA控制FL-DSTATCOM的三相电源电路示意图。FL-DSTATCOM的实验室原型是通过连接两个单相赛米控制造电压源逆变器（VSI）（SKM 150 GB 12 T4）形成的。在并联在此外，赛米控品牌连接3000lF/450V（SKC3 M2 - 45 A-3）直流母线电容器穿过它们。FL-DSTATCOM通常是一种电流控制器，受控逆变器，实现了NCC的第四腿与较少的直流总线电容器，因此实现了跨直流电容器的电压的充分利用。FL-DSTATCOM中存在的其余三个支路用于补偿无功功率，提高功率因数（PF），减少电流谐波和调节电压。每个引脚的中点通过10 mH、10 kHz铁氧体磁芯接口电感器耦合到EDS，这些电感器用于补偿器电流的适当整形。负载电流的谐波和无功部分由FL-DSTATCOM提供，因此电源电流仅对负载电流的有功部分起作用。FL-DSTATCOM动态控制，通过维持DC电容器两端的所需电压，在静态、动态和组合负载条件下将电源侧PF保持为1。2.2. SRFT和HBCCFL-DSTATCOM的参考补偿信号提取和指令信号产生是控制算法的重要阶段。控制策略是FL-DSTATCOM的主要组成部分，对补偿特性有着重要的影响。在文献[22由于其更高的精度，SRFT算法被认为是最优越的一个。在这项工作中，基于SRFT的算法实现了利用FPGA控制器构造参考补偿电流。图2中描绘了用于补偿EDS中的静态、动态和组合负载的基于SRFT的控制算法的基本构建块。此外，图3所示的示意图指定了控制算法的模块化描述，其包括：694A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21 （2018）692SNSNI*ld国际国际LPFilddc-+ildoscI*ld+ --一i损失PI控制器v* dcevdc+-V直流国际parkild = cosθ ilα + sinθ ilβilq = -sinθ ilα + cosθ ilβilαilβ我克拉克11α = 0.666（11a-0.511b-0.511c）11β= 0.666（0 +0.86611b-0.86611c）110=0.666（0.511a+0.511b+0.511c）LQilailbilcFL-DSTATCOMsinθcosθv+pa三 相锁 相环v+pbv+pc正 序 提取器vpavpbvpcVDCG1 G2G8i*LQi*i*i * = cosθ i * - sinθi*αi*CAαLDLQLDi *β = sinθ i * + cosθi*lqi*βCAi*=（ --一种i*=（i + i*αcb 0 α 我0i * +0.866i*）βi*cbLD我=（i0*CC- -我- 0.866 i）α--β我CC滞环电流控制器Inverse Park逆Clarke不平衡非线性负载PCCIln2iln1RlaRlbRlcLlaLlbLlc伊拉沃帕伊萨Ilb国vpbisbISCLsaLsbLsc供应RsbRSC我~vsb~vsc~维萨n我lnvpc不平衡/平衡线性负载isnln我SNIca我cb我cc赛米控制造FL-DSTATCOMLCALcb LCCLCNSRIMRca Rcb Rcc RCNQ1G1第三季第五季第七季G3G5 G7动态负载复合载荷V+Cdc直流-VDCila，ilb，ilc，iln，ica，icb，icc，icn，四季六季二季八季G4 G6G2G8G1SPARTAN 3AN FPGA板FPGA IC滞环电流控制器G8G7G6G5G4G3G2LEM制造电流-电压传感器板信号调理和数据转换单元直流母线电压传感器板Fig. 1. FPGA控制的FL-DSTATCOM原理图。icai cbi cc i i*图二. SRFT控制算法的FPGA实现。A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21（2018）692695选择线4FPGA板Qni*cai*cbIlaIlbi*snClksinθClkvpaIca 我cb icciv+ClkpaFPGA ICClkClkv+pcPBv+正序提取器模块同步模块vpcvpbcosθVDC国际立法会i*ccA/D转换模块参考信号生成模块HBCC模块8QCQbQaClkADC栅极驱动器电路FL-DSTATCOMp（abcPC22BPBp（abcASAC2vpavpbvpcilailbilcilnicaicbiccicnVdc图三. 控制策略的模块化描述。SRFT为参考电流信号生成和HBCC为开关荷兰国际集团信号生成。在FPGA中实现模块化设计所需的控制信号一旦所需的信号可以随时提供给FPGA，模块化设计是在Altium设计套件的帮助下在五个模块中实现的图中所示的示意图。 4是Altium设计套件中SRFT控制算法和HBCC的模块化描述。电流传感器（LEM制造LA 55-P）和电压传感器（LEM制造LV 25-P）用于检测各种电流和来自ADC模块的数值在其寄存器中串行通信，并被频繁地更新为其瞬时值。2.2.2.正序提取器模块为了产生参考补偿器电流，同步角（cosh和sinh）是最基本的一个 。 这 个 角 度 是 评 估 的 帮 助下 ， 正序 提 取 器 块 和 3 相 锁相环（PLL）。因此，三相PCC电压（vp（abc））作为输入被馈送到正序提取器模块，其中将PCC电压变换为基波正序FL-DSTATCOM正常运行的电压信号。的电压v++爸爸，+以及v+）通过执行在传感器的输出电压不超过用于处理的FPGA的ADC额定电压。来自传感器的信号被发送到模拟多路复用器，其选择线信号由FPGA控制。2.2.1. 模数转换模块采集到的模拟信号由多路复用器串行地送到ADC模块.该模块将高采样率下的瞬时变化模拟值转换为数字值通过接收来自FPGA的串行位，[25、26]。2.2.3. 同步模块该模块接收从前一模块获得的三相PCC电压的正序分量作为输入并在其输出端提供关于同步角的信息。 三相正序电压（v+）通过等式（1）被转换为a-b坐标（va和vb）。在PLL的帮助下，同步角（sinh和cosh）如下获得：外部ADC通道。这些值经常更新，2va321 -122— 132v帕帕3更好的性能。它处理外部的同步64vb75¼3640p— p.2007.5.4vp.207.5.5ð1Þ用FPGA实现最终的模数转换器，并将该转换器的输出信号传输到FPGA。将8位数据输入到后续模块。4通道，8位本研究采用Altium纳米板NB3000XN中的ADC084S021器件它是一种低功率转换器，v0辛赫1 1 12 2 2vaqvpcð2Þ速度串行接口。它由稳压3.3 V电源ab供电通过串行外设v向用户FPGA提供电源和接口提供采样速率的SPI接口总线的范围为50 ksps到200 ksps。该模块采用50 MHz时钟工作科斯赫qð3ÞaB该ADC模块进行12次转换，其中包括三相负载电流IL（ABC）（Ila、Ilb和Ilc），负载中性电流（ILn），三相补偿器电流ic（abc）（ica、icb和icc）、补偿器中性点电流（icn）、三相PCC电压vp（abc） （vp a、vpb和vpc）和直流电容器两端的电压（Vdc）。FPGA存储挖掘-2.2.4. 参考信号生成模块该模块根据il（abc）、synchroni i（五）v696A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21 （2018）692-见图4。 Altium设计套件中控制策略的模块化描述。sation angles和Vdc是从先前模块接收的输入参见图4.该模块具有Park变换和Clarke变换模块、低通滤波器、PI控制器、逆Park变换和Clarke变换模块。三相负载电流（il（abc））被感测并从a-b-c坐标转换为固定的a-b坐标，使用Clarke动作块。必须评估负载电流的q轴分量（ilq）以估计负载无功功率的需求。负载电流的q分量用于产生参考电源电流，使得单位PF（UPF）保持在电源侧。使用Park变换块获得对应于每一相中的负载电流（ild和ilq）的d-q使用数字LPF提取ild的直流分量（ilddc），并从ild中扣除该直流分量，使得补偿器仅传递振荡部分（IIdosc=（IId IIddc））。使用MATLAB工具箱获得LPF的系数（0.104，0.626 ， 0.626 和 0.104 ） 。 FL-DSTATCOM 的 直 流 链 路 电 压（V<$dc）的设定值与实际直流链路电压（Vdc）之间的误差（evdc）通过离散PI控制器进行处理，以将直流电容器电压保持在指定值，该控制器使用多个寄存器存储先前值，并补偿电抗器、直流母线电容器和开关设备中的功率损耗。将ild的振荡部分与代表功率损耗（iloss）的PI控制器的输出组合以获得参考d轴电流（i<$ld=（ildosc-ilos s））. 然后，参考d轴电流i/ld，其与ilq结合使用反向Park's转换为a-b-c坐标系变换和Clarke变换，以获得FL-DSTATC O M的参考补偿器电流i <$c（abc）。A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21（2018）692697开始实际电流ic（abc），参考电流i*，实际c（abc）源中性电流isn和参考源中性电流i*sn模数转换（ADC）过程切换状态计算e =i*snIrefer，I act计算e =iref- iact切换状态没没是没是是没有是是的DAC是的DAC是的DAC是的DACQ7关闭Q8 对Q7开启Q8关闭Q1、Q2、 Q3关闭Q1、Q2、 Q3 ON第四季、对第四季、关图五. 切换逻辑流程图。2.2.5. HBCC模块然后，参考电流（iref=i⁄c （ abc ））和感测的 FL-DSTATCOM电流（iact=ic（abc））作为输入被馈送到HBCC块，如图4所示。HBCC模块产生的开关脉冲迫使注入电流接近参考补偿器电流。图5所示的切换逻辑的流程图具有：被有效地用于产生FL-DSTATCOM的开关脉冲，其中bh是参考补偿器电流的滞后带。如果注入电流（iact）高于参考电流（iref）（即），（ iact）≥（iref+bh/2）时，Q1、Q3和Q5关断，Q2、Q4和Q6导通。 （iact）≤（iref如果注入电流在限值内，（即）（iref（i act）≤（i ref + b h/2），则在切换中不进行改变脉搏基于上述逻辑，为VSI中存在的六个功率半导体开关生成栅极信号。三相电源电流is（abc）（isa、isb和isc）的负相加为：被认为是电源中性电流（isn =-（isa + isb + isc））。将此电流与参考电源中性点电流进行比较（ i<$sn=i<$0=0 ） ， 电 流 误 差 用 于 产 生 HBCC 模 块 内 FL-DSTATCOM中开关Q7和Q8最后，所产生的栅极脉冲被馈送到栅极驱动器电路（HCPL 3101）用于电压和电流升压。然后，这些栅极信号被施加到电源电路中的IGBT。 Altium设计套件生成的设备实用程序摘要示于图六、3. 绩效评价一个4线制三相FL-DSTATCOM电路如图所示。 1已经在混合电力系统（HES）实验室中建立，其在图7中示出用于补偿各种负载。研究系统的实验设置参数见表1。基于SRFT的控制算法和HBCC在Verilog HDL中完全编程，使用Altium设计套件实现，并最终加载到SPARTAN 3AN FPGA中采样频率为20 kHz。为了在评估期间记录FL-DSTATCOM的实施原型上的实验结果，使用了先进的PQ分析仪（Fluke 430-II）和4通道数字存储示波器（DSO-X-2014 A）。FL-DSTATCOM用于补偿不平衡非线性/线性负载、动态负载和组合负载的性能特性将在下面的章节中讨论。3.1. FL-DSTATCOM对静态负载3.1.1. 中性点电流补偿与谐波抑制FL-DSTATCOM在非平衡非线性负载期间的行为如图8所示。三相不平衡非线性负载由三个单相二极管整流桥组成，R-L负载。图1中绘出了无FL-DSTATCOM时a相电源电流（i sa）和电压（vsa）的波形。早上8的电源电流与负载电流相同，不平衡，包含谐波并滞后于电压。图8b显示了FL-DSTATCOM的a相电源电流和电压698A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21 （2018）692见图6。 FPGA的资源利用率见图7。 在HES实验室中实施的FL-DSTATCOM的快照。(1)三相电源（2）馈线（3）信号调理采集电路（4）PCC（5）Fluke meter（6）DSO（7）负载开关（8）静态负载（9）RC滤波器（10）RL滤波器（11）FL-DSTATCOM（12）栅极驱动电路（13）FPGA板（14）动态负载（SRIM）（15）直流电机。不平衡的电源电流被转换成平衡的正弦电源电流，它是与电压同相。在供电电流中出现的电流谐波如图8c所示。在没有FL-DSTATCOM的情况 下 ， 它 的 总 谐 波 失 真 （ THD ） 为 19.6% 。 基 于 FPGA 的 FL-DSTATCOM通过适当的控制，将电源电流整形为正弦波形. 此外，电源电流的%THD降低到4.5%，这可以从图8d中观察到。由于不平衡非线性负载的性质，中性导体中流动的电流量有限，如图8e所示。图8f表示FL-DSTATCOM的第四个支路迫使电源中性电流为零。3.1.2. 负载无功功率和电源中性点电流的补偿FL-DSTATCOM在不平衡线性负载期间的行为如图所示。9.第九条。没有FL-DSTATCOM，电源电流不平衡，与电压不同相。在连接FL-DSTATCOM后，它开始在使用FPGA控制器计算的参考电流的帮助补偿不平衡的在图9a和图9中观察到。 9 b.从图9c和图9d中可以看出，电源无功功率（Q）从300 VAr降至30VAr，A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21（2018）692699表1实验研究的设计规范。分量值电源电压75 V（Ph-n），50 Hz馈线Rs= 5O/相Ls =6 mH/相（铁芯，50 Hz）滤波器Rf= 2O/相Lf= 10 mH/相（铁氧体磁芯，10 kHz）不平衡R-L负载Za = 30+ j25.13O; Zb = 50+ j31.41O;Zc = 40+ j18.84O侧从0.66改善到0.91滞后。因此，FL-DSTATCOM实现了无功功率的补偿，也使电源侧PF提高到1。从图9e和图9f可以看出，由于FL-DSTATCOM的第四臂的存在，中性导体中的电流减小到零A。3.2. FL-DSTATCOM对动态负载在各种负载条件下，利用SRFT验证了FL-DSTATCOM补偿滑环感应电动机动态无功需求基于FPGA的控制技术。滑环感应器-不平衡非线性负载（三个单相整流器为R-L负载供电）Za = 30+ j25.13O;Zb = 50+ j31.41O;Zc = 40+ j18.84O在HES实验室原型中使用的电动机是3 HP 4极50 Hz电机，并且在实验期间被馈送200 V（L-L）VoltageSourceInverterCdc=3000lF，Vdc=180VHBCC bh= 0.2 A直流电容电压控制器增益Kp= 0.6，Ki= 1.19图10a和图10b显示了不带和带FL-DSTATCOM的a相电源电压和电流曲线。在这些图中，没有FL-DSTATCOM时，电源电流滞后于电压，这证实感应电机需要来自维伊萨电压= 100 V/ div 电流=5 A/ div时间= 20 ms/格维伊萨电压= 100 V/ div 电流=5 A/格时间= 20 ms/格(a)（b）第（1）款(c)（d）其他事项伊林一中电流= 2 A/div时间= 20 ms/格icn伊伦isn电流= 2 A/div时间= 20 ms/格(e)（f）第（1）款图8.第八条。 显示电源中性电流补偿和谐波缓解的波形（a）无FL-DSTATCOM 时的vsa和isa（b）有FL-DSTATCOM时的v sa和isa（c）无FL-DSTATCOM时的i sa的谐波频谱（d）有FL-DSTATCOM时的i sa的谐波频谱（e）无FL-DSTATCOM时中性（负载（i ln）、补偿器（i cn）和电源（i sn））中的电流（f）有FL-DSTATCOM时中性中的电流。700A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21 （2018）692维萨伊萨电压= 200 V/div 电流= 5 A/ div时间= 20 ms/格维萨伊萨电压= 100 V/div 电流= 5 A/ div时间= 20 ms/格（a）（b）(c)（d）其他事项伊伦icnisn电流=5 A/div时间= 20 ms/格（e）（f）图9.第九条。 显示中性电流和无功功率补偿的波形。（a）无FL-DSTATCOM的vsa和isa（b）有FL-DSTATCOM的vsa和isa（c）无FL-DSTATCOM的P和Q（d）有FL-DSTATCOM的P和Q（e）无FL-DSTATCOM的中性电流（f）有FL-DSTATCOM的中性电流。供应FL-DSTATCOM连接后，滑环感应电动机所需的无功功率由补偿器提供，导致电源侧的UPF操作。在负载电流为1.75图10c和10 d分别描绘了在连接补偿器之前和之后来自电网的A。在接入补偿器后，从电网汲取的无功功率从810 VAr降低到90 VAr，并且在供应侧的PF也从0.56到0.96滞后。可以进一步注意到，当补偿器接通时，有功功率（P）上升，这主要用于馈送逆变器损耗并保持DC电容器电压恒定。FL-DSTATCOM在不同负载电流下满足动态无功补偿和PF改善的能力如图所示。 11和图 12个。可以清楚地观察到，在没有补偿器和有补偿器的情况下，从电网汲取的有功功率的差异（其对应于逆变器功率损耗）在所有负载条件期间几乎是恒定的。3.3. FL-DSTATCOM在组合负荷下的补偿行为图13显示了本测试用例中FL-DSTATCOM行为期间的硬件结果。在这种情况下，不平衡的非线性负载与滑环感应电动机并联运行。没有FL-DSTATCOM，电源电流是不平衡的和非正弦的。它由谐波组成，滞后于供电电压.在此期间，组合负载从电网中汲取无功功率。补偿器接入后，FL-DSTATCOM立即启动，将不平衡的电源电流转换为平衡的正弦电流。此外，供电电流与电压同相，如图13a和b所示。不平衡非正弦电源电流的THD为17.9%。连接FL-DSTATCOM后从图13c和d中可以清楚地看到。补偿器满足了组合负荷的全部无功功率需求，从而降低了供电侧无功功率伊伦icni sn电流= 5 A/div时间= 20 ms/格A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21（2018）692701维萨伊萨电压= 200 V/ div电流=5 A/div时间= 20 ms/div维萨伊萨电压= 200 V/ div电流=5 A/div时间= 20 ms/div（a）（b）(c)（d）其他事项图10个。 滑环式感应电动机无功功率补偿波形图。（a）无FL-DSTATCOM时的vsa和isa（b）有FL-DSTATCOM时的v sa和isa（c）P和Q无FL-DSTATCOM（d）P和Q有FL-DSTATCOM。250020002500200010.91500100050001.75 2 2.25 2.65 2.953.35负载电流（A）1500100050000.80.70.60.51.75 2 2.25 2.65 2.95 3.35见图11。 P和Q由动载荷下的电源支持。从370 VAr到60 VAr，导致如图13e和f所示的在供应侧的几乎UPF操作。从图13g和h可以看出，由于FL-DSTATCOM的第四臂的存在，电源的中性电流减小到零。4. 结论本文通过基于FPGA的系统实验结果，说明了四桥臂配电静止补偿器（FL-DSTATCOM）在静态、动态和复合负载条件下的补偿特性。在静态负载条件下，分析了FL-DSTATCOM的实用性负载电流（A）见图12。 动态加载时的功率因数改善。平衡、中性点电流减少、无功功率支持和谐波缓解。此外，FL-DSTATCOM的动态补偿的有效性进行了检查与并网滑环感应电机在电动机模式。在组合负载条件下，验证了FL-DSTATCOM的综合补偿能力。采用模块化设计方法，将控制算法的各个任务用Verilog HDL语言在FPGA上实现，有效地实现了SRFT控制算法和HBCC技术。补偿前，电源端的所有相都表现出滞后的功率因数P with FL-DSTATCOM Pwith FL-DSTATCOMQ with FL-DSTATCOM Qwith FL-DSTATCOMPF with FL-DSTATCOMPF with FL-DSTATCOM有功功率（W）无功功率（VAr）功率因数702A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21 （2018）692伊伦icnisn电流=5 A/div时间= 20 ms/格伊伦icn电流=5 A/divisn时间= 20 ms/格vscisc电压= 100 V/ div电流=10 A/div时间= 20 ms/divvscISC电压= 100 V/ div电流=10 A/div时间= 20 ms/div（a）（b）(c)（d）其他事项（e）（f）(g)（h）图13岁组合负载的电源中性电流、无功功率和谐波补偿期间的波形（a）无FL-DSTATCOM的vsc和isc（b）有FL-DSTATCOM的vsc和isc（c）无FL-DSTATCOM的i sc的谐波频谱（d）有FL-DSTATCOM的i sc的谐波频谱（e）无FL-DSTATCOM的电源提供的P和Q（f）有FL-DSTATCOM的电源提供的P和Q（g）无FL-DSTATCOM的中性电流（h）有FL-DSTATCOM的中性电流。A. 迪潘查克拉瓦尔蒂 等/工程 科学 和 技术， 一个 国际 杂志 21（2018）692703这表明无功功率需求是由电源供给的。补偿后，通过FPGA控制FL-DSTATCOM，电源端的UPF保持不变，表明基于SRFT算法的FL-DSTATCOM具有良好的性能。特别是，在不平衡和组合负载条件下，在FL-DSTATCOM的第四臂的帮助下，中性线中的电流被有效地抵消电源电流的%THD降低符合IEEE-519标准。通过大量的实验研究和各种负载条件下的实验结果表明，FPGA控制的FL-DSTATCOM具有与 DSP、微处理器等先进数字控制器相当的优良性能。FPGA控制器能够在没有专用PC的情况下正常工作，而专用PC对于dSPACE控制器是必需引用[1] K. Patil，H. H.基于改进SOGI的并联型有源电力滤波器解决电网电压异常问题，J。Eng. Sci. Technol. 20（2017）1466-1474。[2] B.辛格A. Chandra，K. Al-Haddad，《电能质量：问题和缓解技术》，Wiley，West Sussex，英国，2015年。[3] A. Ghosh，G. Ledwich，使用自定义功率器件的电能质量增强。Norwell，MA，USA，2002年。[4] B.放大图片作者：A. Chandra，K. Al-Haddad，DSTATCOM配置的综合研究，IEEETrans. Ind. 通知。10（2）（2014）854-870。[5] B. Singh，P. Jayaprakash，D. P. Kothari，三相四线制配电系统中性点电流补偿的磁技术，在：IEEE国际会议论文集。Conf. 电力电子驱动能源系统（2010）461[6] M.B. Latran，A. Teke，Y. Yoldas，使用配电静止同步补偿器缓解电能质量问题：全面综述，IETPower Electron.8（7）（2015）1312-1328。[7] S. Ananthavel，S. Padmanaban，S. Shanmugham，F. 布拉布约埃尔塔斯河谷应用数值模拟研究分析STATCOM集成SMES的可用功率传输能力，J. Eng. Sci. 19（2016）671-675。[8] B. S.R.辛格阿里亚角贾恩，S。Goel，四桥臂配电静止补偿器的实现，IET Gener。变速箱分布量8（6）（2014）1127-1139。[9] G.卡拉斯科，CA席尔瓦河，巴西-地佩纳河张文，四桥臂变流器在双馈发电机不平衡负载控制中的应用，硕士论文。62（7）（2015）4630-4640.[10] H.戈尔瓦拉河Chudamani，新的三维空间矢量为基础的开关信号生成技术，没有零矢量，减少 开关损耗 的并网 四桥臂 逆变器， IEEE Trans. Power Electron.31 （2 ）（2016）1026-1035.[11] C.A. Sepulveda，J.A. Munoz，J.R. Espinoza，M.E. Figueroa，C.R. Baier，基于VSC的STATCOM控制应用的FPGA与DSP性能比较，IEEE Trans. 印第安纳告知。9（3）（2013）1351-1360。[12] M.W. Naouar，E. Monmasson，A.A.纳萨尼岛Slama-Belkhodja，N. Patin，基于FPGA的交流电机驱动器的电流控制器-一个评论，IEEE Trans. 工业电子54（4）（2007）1907-1925。[13] D. Zhang，H.李，基于随机的FPGA控制器用于具有集成神经网络算法的感应电动机驱动器，IEEE Trans.Ind.Electron.55（2）（2008）551-561。[14] S. Mukkamala，P. Rathore，R.李文，张文，等.基于压缩器的十进制乘法器.北京：计算机科学出版社，2000，24（1）：100 - 100. Eng. Sci. Technol. 21（2018）1-6.[15] N. K.阿尼什湾Kowshick，S. Moorthi，基于以太网的工业自动化使用FPGA，在：会议录Africon，（2013）1[16] M.C. Urkovic，K.耶泽尔尼克河Horvat，三相逆变器的基于FPGA的预测滑动模式控制器，IEEE Trans.Ind.Electron.60（2）（2013）637-644。[17] J. Jean Rossario Raj，S.M.K.拉赫曼，S。Anand，8051微控制器到FPGA和ADC接口设计高速并行处理系统-超声扫描仪中的应用，J. Eng Sci. 19（2016）1416-1423。[18] E. Monmasson，M.N. Cirstea，FPGA设计方法的工业控制系统-一个评论，IEEETrans. 印第安纳电子学。 54（4）（2007）1824-1842。[19] K. Venkateli，S. Moorthi，M.P. Selvan，P. Raja，K.李文，李文，等.基于FPGA控制的DSTATCOM负载补偿系统的性能评价.北京：科学出版社，2000，14（1）：1