混合CMOS/纳米器件技术下的神经网络突触权重实现及应用研究

×主办方：可在ScienceDirect上获得目录列表工程科学与技术国际期刊杂志主页：http://www.elsevier.com/locate/jestch工程科学与技术，国际期刊17（2014）165e172全文一种新的基于CMOL技术的Abdalhossein Rezaia，b，*，Parviz Keshavarzia，Reza MahdiyeaaSemnan大学电子和计算机工程系，3513119111 Semnan，伊朗b伊朗伊斯法罕理工大学分部教育、文化和研究学术中心（ACECR）A R T IC L EIN F O文章历史记录：收到日期：2014年2月1日收到日期：2014年2014年4月30日接受2014年6月6日在线发布保留字：纳米技术纳米电子学纳米器件MLP网络A B S T R A C T混合CMOS/纳米器件技术是将微电子学的指数摩尔定律进展扩展到10 nm前沿的众所周知的候选者。本文提出并评估了一种新的方法，用于在CMOL技术（一种混合CMOS/纳米器件技术）中实现人工神经网络的突触权重。在这种新的方法中，利用纳米器件的IeV特性的模拟特性来实现每个神经形态突触权重。每个突触权重也通过使用一个纳米器件而不是几个纳米器件来实现。此外，该方法被应用到多层感知器（MLP）网络的CMOL技术。我们的分析表明，所提出的方法相比，在合理的开销缺陷容限的代价，有效地Copyright© 2014，Karabuk University.由爱思唯尔公司制作和主持All rights reserved.1. 介绍最近，人们对人工神经网络（ANN）的实现和应用进行了广泛的研究尝试[5，11，16，19，28，42]。由于减少实施面积和功耗是VLSI设计中非常重要的问题，因此纳米技术是开发这些实施方案的众所周知的候选者[15，22，37]。在过去的十年中，混合CMOS/纳米器件技术，如CMOL和现场可编程纳米线互连（FPNI），由于大量的promising应用而受到广泛关注[29]。这些应用可以分为三个重要的组：（1）数字和模拟电路的设计[3，10，29，30]，（2）非易失性存储器的设计[13，25，32，43]，(3)人工神经网络的设计[8，18，21，22，34，37e39]。在这些技术中，具有相对较大的硅晶体管的CMOS子系统用于信号恢复、远程通信、输入/输出功能和测试，而在每个交叉点处具有简单的两端纳米器件的附加纳米线交叉杆提供大部分信息存储、短程通信，并促进信号处理[8，15，22，34，36]。*通讯作者。伊朗伊斯法罕理工大学教育、文化和研究学术中心电子邮件地 址 ：rezaie@acecr.ac.ir，rezai560516@gmail.com（A. Rezai），pkeshavarzi@semnan.ac.ir（P. Keshavarzi），r_mahdiye@semnan.ac.ir（R.Mahdiye）。由Karabuk大学负责进行同行审查人工神经网络是在混合CMOS/纳米器件技术（如CMOL）中开发的候选者，因为这些技术中展示了超密集的电路集成[8，15]。在神经计算中，突触权重的设置是一个重要的问题[15]。在文献[8，15]中研究了使用双端纳米器件来实现突触权重。[21]，[22]，[23]，[24]，[25]，[26]，[28]，[29]，此外，Afifi等人[1]，Lee和Likharev[20]，Likharev[23]，Likharev等人[24]和Turel等人[40，41]研究了神经网络实现，如多层感知器（MLP）和Hop场，CMOL技术Folling等人。[8]，Likharev[21，22]和Turel等人。[41]已经表明，每个突触权重可以使用n n个纳米器件的正方形阵列来实现。在该方法中，导通状态纳米器件的数量决定突触权重。换句话说，可以通过改变导通状态纳米器件的数量来控制突触权重。本文研究了一种新的方法来实现CMOL技术中的人工神经网络的合成权在这种新方法中，每个突触权重仅由一个基于其IeV特性的模拟特性的纳米器件实现。所提出的方法也适用于CMOL技术中的MLP网络MNIST数据库[27]用于训练和测试所提出的方法。我们的分析表明，所提出的方法的MLP网络的实现有几个优点比其他方法的MLP网络http://dx.doi.org/10.1016/j.jestch.2014.04.0092215-0986/Copyright© 2014，Karabuk University.由爱思唯尔公司制作和主持All rights reserved.¼þ166A. Rezai等人 /Engineering Science and Technology，an International Journal 17（2014）165e172例如Folling et al.[21][22][23][24][25]Turel等人[41].本文的其余部分组织如下：第2节描述了CMOL技术和基于CMOL的人工神经网络。在第3节中介绍了MLP网络实现的建议方法。第4节评估了所提出的方法。最后，第五部分对本文进行了总结。2. 背景2.1. CMOL技术为VLSI设计打开新机会的已知方法之一是利用混合CMOS/纳米器件技术[7，12，29，37]。图1示出了混合CMOS/纳米器件技术的总体思路。混合CMOS/纳米器件技术中的实施平台结合了典型的CMOS子系统，具有硅MOSFET底层和几个布线层，并增加了简单的纳米电子附加层。纳米电子层由纳米线的交叉杆组成，双端纳米器件放置在纳米线的交叉点中[29，37]。CMOL是混合CMOS/纳米器件技术的一个众所周知的例子。在CMOL技术中，最困难的功能被转移到CMOS子系统中。纳米电子层、纳米线和双端纳米器件用于线或逻辑和信号路由[29，37]。图2示出了CMOL技术的示意图。在CMOL技术中，一个纳米线交叉开关被放置在CMOS反相器的海洋之上（图1）。 2 b e d）。 图图2a示出了CMOS子系统和纳米电子层之间的接口，该接口由引脚提供。这些引脚分布在整个电路区域[23，34，37]。交叉杆稍微旋转，使每个纳米线电连接到从CMOS子系统向上延伸的一个引脚（图2）。 2 a和b）。双端纳米器件被假定为非线性反熔丝以实现线或功能，但器件变化较大。输出显示输入信号A和B的NOR功能，F一B.不同的研究表明，这种技术的聪明之处在于它的简单性，密度以及配置和数据通信的清晰分离[15，23，29，37]。2.2.基于CMOL的人工神经网络在CMOL技术中实现的人工神经网络与传统神经网络类似，由神经细胞体或胞体、突触、轴突和树突组成。这些网络也被称为CrossNet，使用CMOS子系统来实现神经细胞体或胞体，纳米器件作为突触，互连或纳米线作为轴突和树突。体细胞也通过纳米线和纳米器件连接[23，39，41]。图3显示了基于CMOL的人工神经网络的简化示意图。图3 b中灰色方块所示的神经细胞体始终是非线性放大器，通常在CMOS子系统中实现。这些放大器为轴突提供营养，也由树突提供营养，在图3 b中分别用红色和蓝色线表示，处于开启状态[22，23，41]。此外，位于同一行或列上的任何两个神经元之间的直接连接被排除在外，因为轴突和树枝状纳米线在一端具有开路终端。因此，神经元应该通过突触进行交流换句话说，第j个胞体的输出电压被施加到轴突纳米线，其由红线示出。物理上相似的树枝状纳米线，如蓝线所示，导致第k个胞体的输入。当在第j个轴突和第k个树枝状纳米线的交叉点处的两端纳米器件处于其导通状态时，该电压提供了到第k个树枝状纳米线中的电流注入Ik的实质贡献。因此，在线性近似和低输入负载下，总电流如下：M能力或不足的非线性可能会降低电路密度[34，37]。例如，在图2d中，如果只有两个交叉点我不知道XsjGjk Vk（1）连接到输入A和B的纳米器件处于导通状态，k<$1sj<$1Fig. 1. 提出了CMOS/纳米器件混合技术的总体思路，即由CMOS子系统和纳米电子附加层组成。双端纳米器件被放置在两个水平和垂直纳米线之间[29，37]。×þ××--A. Rezai等人/Engineering Science and Technology，an International Journal 17（2014）165e172167图二. C M O L 技 术 的 原理图（a）示意性侧视图，（b）示意性俯视图，显示了通过CMOS子系统和接口引脚寻址特定纳米器件的想法，特定的旋转角度使每个纳米线可以从CMOS子系统单独访问，（c）几个接口引脚附近电路的放大俯视图，（d）2输入NOR门的示例，其中输出信号表示两个输入信号A和B的NOR，F/A = B [34，37]。其中，sj½1表示输入极性，Gjk表示交叉点纳米器件的电导，sjGjk扮演突触权重的角色[23，40]。由交叉提供的突触重量点纳米器件是二进制的，而对于大多数应用，需要多值突触[37]。Folling等人。[8]，Likharev[21，22]和Turel等人。[41]已经表明，可以利用n n个图4显示了这个想法的简化示意图。在这种实现方法中，在n n个纳米器件的正方形阵列中电流的模拟相加产生具有n21个离散权重水平的复合突触[22]。每个级别表示导通状态纳米器件的数量[23，41]。3. 所提出的MLP网络实现方法MLP网络的实现方法是用一个n-n纳米器件的正方形阵列来实现每一个合成权值，学习时间长，学习过程复杂。此外，这些实施方式中的功耗和面积是相当大的。在这些实现方法中，使用纳米器件的数字属性（开状态和关状态）。状态），并且修剪突触处的信息丢失可能严重影响网络性能。预计与多个纳米器件相比，每个突触权重使用一个纳米器件将导致更少的功耗和更快的性能。因此，我们提出了一种新的和有效的MLP网络实现方法，它改善了这些条件。MLP网络实现的建议方法如图所示。 五、在所提出的用于MLP网络实现的方法中，分别由橙色线和蓝色线示出的轴突和树突被实现为纳米线。用绿色圆圈表示的突触在CMOS子系统中实现了神经元胞体，胞体用矩形表示此外，所提出的方法仅使用一个纳米器件来实现每个突触权重。任何一对胞体都由两个突触连接，导致胞体输入。结果，突触权重可以影响为w、0和w，其中w示出突触权重。在该方法中，利用纳米器件的IeV特性的模拟特性来实现每个突触权重。我们利用Hu等人[14]提出的模型进行模拟。模拟结果表明，该纳米器件的I-e-V特性在通-断过程中是稳定的。168A. Rezai等人 /Engineering Science and Technology，an International Journal 17（2014）165e172图三. 基于CMOL的人工神经网络的简化示意图。a）生物神经元的示意图，b）两个神经元及其胞体在非适应性放电率状态下的连接的简化示意图。红线和蓝线分别表示轴突和树枝状纳米线。粗体的红色和蓝色点显示纳米线的开路终端，其不允许胞体相互作用绕过突触[22，41]。图四、 基于n×n方阵的突触权值实现方法纳米器件该方法提供n2<$1个离散权重水平[22]。状态在图6a中示出。图6b显示了纳米器件的IeV特性的Likharev[21]纳米器件电流唯一地取决于在导通状态下跨纳米器件下降的电压。的IeVcharac- teristic的纳米器件中起着重要的作用，在所提出的方法的MLP网络的实现。在所提出的方法中，训练是在外部完成的，所得的权重被简单地导入到硬件中。该过程从训练具有突触权重的同态前体人工神经网络开始，使用诸如误差反向传播的已建立方法之一在软件中实现。为了实现权重，所有双端纳米器件首先被重置为关闭状态。然后，依次选择成对的体细胞以向特定突触施加外部电压，从而开启相应的两端纳米器件。1) 所需的纳米器件电流基于突触权重来确定。这两个参数具有线性关系。2) 所需的纳米器件电压是基于所需的纳米器件电流和图2来确定的。第六章3) 将该期望的电压施加到纳米器件。×××A. Rezai等人/Engineering Science and Technology，an International Journal 17（2014）165e172169图五. 所提出的方法用于MLP网络的实现。轴突和树突纳米线分别由橙色和蓝色线示出;在交叉点中实现的突触由绿色圆圈示出，并且在CMOS子系统中实现的胞体由矩形示出因此，基于CMOL的人工神经网络可以在所提出的方法中动态地训练用于MLP网络实现。4. 结果和讨论在本节中，研究了所提出的MLP网络实现方法的功耗、速度和缺陷容限。应该注意的是，可能影响CMOL技术中实现性能的组件是所需纳米器件的数量、纳米线、引脚到纳米线接触以及纳米线与CMOS子系统之间的引脚接口[9，26]。4.1. 电力消费评价基于CMOL的人工神经网络的静态功耗包括工作功率和泄漏功率[9]。工作功率基于导通状态条件，并按以下方式确定[9]：Pon¼abNMV2=102RconRwireRon=D（2）其中D表示纳米器件的数量，R_con、R_wire和R_on分别表示引脚到纳米线的接触电阻、纳米线电阻和导通状态纳米器件电阻，a表示输入纳米线的驱动电压为高、纳米器件上的电压超过Vt的平均概率，b是纳米器件处于导通状态的概率，M和N分别表示垂直和水平纳米线的数量。通过增加纳米器件的数量，以及等式中的垂直和水平纳米线，（2）工作功率增大。由于所提出的方法中所需的纳米器件和纳米线的数量与利用n-n纳米器件的正方形阵列的方法相比减少了，因此所提出 的方法 中的 工作功 率与其 他方 法（ 例如 Folling 等人 [8] 、Likharev[21，22]和Turel等人利用的方法）相比大大降低。[41].图 7示出了说明性其中工作功率基于纳米器件D的数量示出的示例。如图所示。7，通过增加纳米器件的数量，MLP网络中的工作功率增加。泄漏功率也基于关断状态纳米器件电流确定，如下[9]：P泄漏量1/4 a/1-a/2NMV2=.2R连接线断开。（3）其中Roff表示断开状态下的纳米器件电阻。由方程式（3）纳米线和纳米器件的数目直接影响漏电流功率。由于在所提出的方法中的纳米线和nanodevices的数量减少相比，其他MLP网络的实现方法，使用一个正方形阵列的n nnanodevices，以确定突触的重量，如Folling等人。[8]，Likharev[21，22]和Turel等人[41]，与这些方法相比，所提出的用于MLP网络实现的方法中的泄漏功率也有所降低4.2.速度评估通过纳米线和纳米器件从输入引脚到输出引脚的延迟时间确定如下[9]：s/2R连接器1：5R线Ron=D/C线（ 4）其中C线表示纳米线电容。在所提出的用于MLP网络实现的方法中，仅利用一个纳米器件来实现每个突触权重。因此，与利用n n个纳米器件的正方形阵列来确定突触权重的方法相比，减少了C线。然而，减少纳米器件的数量可以增加延迟时间，但减少C线可以减少延迟时间。我们的仿真结果表明，总的延迟时间减少。因此，与利用n×n纳米器件的正方形阵列的MLP实现方法相比，所提出的用于MLP网络实现的方法的速度增加了。××××¼××170A. Rezai等人 /Engineering Science and Technology，an International Journal 17（2014）165e172010-110-210-310-410-510-610-7100100020003000400050006000700080009000 10000纳米器件数量（D）见图7。工作功率和纳米器件数量之间关系的说明性示例，其中通过增加纳米器件数量，工作功率增加。见图6。导通状态下纳米器件的IeV特性a）模拟结果b）实施结果[21]。确定突触权重，如Folling等人[8]，Likharev[21，22]和Turel等人。[41].4.3.缺陷容限评价MLP网络要求更高的功能之一是模式分类。该函数可以在监督训练后使用已建立的方法之一来实现，例如误差反向传播[22]。 使用CrossNets进行模式分类的一个主要问题是缺陷容限。最多和最重要的制造引起的故障类型是纳米器件中的stuck-at-open缺陷。这些缺陷对应于永久断开的交叉点[6，22，33，35]。其他不太重要的缺陷类型可能包括：有缺陷的纳米到CMOS接口引脚、断裂或缩短的纳米线、有缺陷的CMOS电路和纳米器件中的卡在一起的缺陷[31，35]。因此，本文使用MNIST数据库[27]研究了stuck-at-open缺陷。在本文中，stuck-at-open缺陷被假定为均匀分布。Chen等人[2]和Strukove[35]已经表明，任何缺陷的集群都更容易处理。MNIST数据库分为两组，一组用于训练，6万张图片，另一张用于测试，1万张图片。训练集也可以分为两个集，一个用于训练，50，000张图像，另一个用于验证，10，000张图像[4]。图8显示了用于网络训练和测试的200个错误分类的数字。数据如Fig. 图8a是用于网络训练的数据样本集，图8b中示出了数据。图8 b是用于网络测试的数据样本集。图8中的每个数字由28 28784个像素示出。因此，需要在人工神经网络的输入层中具有784个输入的网络。本文实现了一个三层78478410个神经元的MLP网络。使用4000个训练样本和2000个测试样本模拟了该网络的坏输出像素分数作为错误纳米器件的函数，其中一些如图所示。 八、 仿真结果如图所示。第九章在这张图中，蓝线显示了所提出的方法的结果，红线显示了利用nn个纳米器件的正方形阵列的方法的结果。这些结果表明，所提出的方法可以提供98%的结果准确度，错误的纳米器件高达80%然而，利用一个正方形阵列的n-n纳米器件的方法的缺陷容限是略好于我们提出的方法，其中错误的纳米器件的分数小于80%的缺陷容限基于图9所示的分析，所提出的用于MLP网络实现的方法中的缺陷容限接近于MLP网络实现的方法，该方法使用n n个纳米器件的正方形阵列来确定突触权重，例如Folling等人。[8]，[21]，[22]，[[41].5. 结论纳米技术为超大规模集成电路设计提供了新的机遇。本文研究了人工神经网络在纳米技术中的应用。提出了一种新的CMOL技术中人工神经网络的实现MNIST数据库是用来训练和测试所提出的实现方法。对一些重要的性能指标如速度、功耗和缺陷容限等也进行了研究。我们的分析表明，与利用n×n纳米器件的正方形阵列来实现突触权重的MLP网络实现方法相比，所提出的用于MLP网络实现的方法的速度和功耗都有所提高，例如工作功率（μw）A. Rezai等人/Engineering Science and Technology，an International Journal 17（2014）165e172171见图8。标准MNIST数据a）训练样本，b）测试样本。010-110-210-310-410-5100.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1不良纳米器件分数图第九章 比较了所提出的MLP网络实现方法和采用n × n方阵的MLP网络实现方法的缺陷容限纳米器件蓝线显示了所提出的方法的结果，红线显示了利用n×n纳米器件的正方形阵列的方法的结果Folling等人[8]，Likharev[21，22]和Turel等人[41]，以合理的缺陷容限开销为代价。因此，所提出的MLP网络实现方法具有成为实现MLP网络的有效方法的巨大潜力。 作为未来的工作，我们计划与CMOS子系统合作，以享受进一步优化，以获得有效的性能。此外，我们计划在混合CMOS/纳米器件技术中实现新的机器学习要求，例如层间对比度归一化和滤波器竞争[17]。致谢作者非常感谢Hadi Owlia的有益讨论，以及匿名评论者的宝贵意见和建议。引用[1] A.Afifi ， A.Ayatollahi ， F.Raissi ， STDPimplementationusingmemristivenanodevice in CMOS-Nano neuromorphic networks，IEICE Electron.Express 6（3）（2009）148e 153.[2] A. Chen，S.Haddad，Y.C.吴，T.N.芳，Z.兰，S.Avanzino，S.庞格勒，M. Buynoski，M. Rathor，W.蔡氏N.特里普萨斯角比尔，M. VanBuskirk，M.Taguchi，用于高级存储器应用的非易失性电阻开关，在：IEEE国际电子器件会议技术摘要的程序中，2005年，pp. 31E 33.[3] KTT Cheng，D.B. Strukov，3D CMOS-忆阻器混合电路：器件，集成，架构和应用，在：ACM国际物理设计研讨会论文集，2012年，第100页。 33和40。[4] 特区 Ciresouth，U. Meier，L.M. Gambardella，J. 张文，等，数字识别中的大深度多层感知器。Montavon，G.B.奥尔Muller（Eds.），Neural Networks：Tricks of theTrade，Springer-Verlag，Berlin，Heidelberg，2012，pp. 581和598。[5] A. Chitra ， A. Rajkumar ， A study on paraphrase recognition using radialbasisfunction neural network，IETE J. Res. 58（1）（2012）50e 56.[6] A. DeHon，H. Naeimi，容忍高度缺陷制造的七种策略，IEEE Des. 测试计算 22（4）（2005）306e 315。[7] A. DeHon ， S. Hauck ， Reconfigurable Computing ： The Theory and PracticeofFPGA Based Computation，Morgan Kaufmann，Burlington，MA，2007。[8] S. Folling，O. Turel，K.K. Likharev，Single-electron latching switches as nano-scalesynapses ， in ： Proceedings of the IEEE International Joint ConferenceonNeural Networks（IJCNN01），2001，pp. 216和220。[9] C. Gao，L. Hammerstrom，CMOL和CMOSe architectures和性能/价格上的皮质模型，IEEE。54（11）（2007）2502e 2515.[10] M. Gholipour，N. Masoumi，使用基于交叉杆的纳米架构的纳米电子电路的设计研究，Microelectronics。J. 44（3）（2013）190e 200.利用n*n纳米器件的正方形阵列实现MLP网络不良输出像素172A. Rezai等人 /Engineering Science and Technology，an International Journal 17（2014）165e172[11] A.E. Hassanien，H.M.Moftah，A.T.阿扎尔，M。Shoman，MRI乳腺癌诊断混合方法，使用自适应基于蚂蚁的分割和多层感知器神经网络分类器，应用软件计算。14（A）（2014）62e 71.[12] J.R.作者：Heath，P.J. Kuekes，G.S. Snider，R.S.威廉姆斯，缺陷容忍计算机体系结构：纳米技术的机会，科学280（5370）（1998）1716E 1721。[13] Y. Ho，G.黄培礼，非挥发性忆阻记忆体之动态特性与设计分析，IEEE Trans. 电路系统 I 58（4）（2011）724e 736.[14] X. Hu，S.段湖，澳-地Wang，X.廖，忆阻交叉阵列及其在图像处理中的应用，科学。中国资讯Sci. 55（2）（2012）461e 472。[15] M. Joodaki，纳米电子器件的未来前景，纳米电子器件的选定进展，LNEE 175（2013）171e 279。[16] A. Khadem，G.A.陈文，基于信息论和多层感知器的直接非线性有效连通度估计，北京大学出版社，2001。Neurosci. Methods 229（2014）53e 67.[17] A. 克 里 热 夫 斯 基 岛 萨 茨 克 弗 ， G. E. Hinton ， ImageNet classification withdeepconvolutional neural networks ， in ： Proceedings of Advances inNeuralInformation Processing Systems 25（NIPS 2012），2012，pp. 1106和1114。[18] C. Kügeler，M.迈尔河，巴西-地Rosezin，S.吉勒河Waser，High density 3Dmemoryarchitecture based on the resistive switching effect ， Solid StateElectron.53（2009）1287e 1292.[19] S.李，J. Y. Choeh，Predicting the helpfulness of online reviews using multi-layerperceptron neural networks ， Expert Syst. Appl. 41 （ 6 ） （ 2014 ）3041e 3046.[20] J.H. Lee，K.K. Likharev，CMOL交叉网络的原位训练，在：IEEE神经网络国际联合会议（IJCNN06），2006年，pp. 5026和5034。[21] K.K. Likharev，Electronics below 10 nm，in：Nano and Giga Challenges inMicroelectronics，Elsevier，Amsterdam，2003，pp.27e 68.[22] K.K. Likharev，混合CMOS/纳米电子电路：机会和挑战，J。纳 米 电子。光电子。3（3）（2008）203e 230。[23] K.K.Likharev，Crossnets：neuromorphichybridCMOS/nanoelectronicnetworks，Sci.高级材料3（3）（2011）322e 331。[24] K.K. Likharev，A.迈尔岛穆克拉岛Turel，Crossnets：CMOL电路的高性能神经形态架构，Ann.N. Y. Acad. Sci. 1006（2003）146e 163。[25] K.C. 刘文辉曾国明张玉春Chan，C.C.郭俊文程，Ti/Gd 2O3/PtRRAM器件的阻变特性，微电子.可靠性50（5）（2010）670e 673。[26] M. Masoumi，F.Raissi，M.Ahmadian，P.Keshavarzi，Design and evaluationofbasicstandardencryptionalgorithmmodulesusingnanosizedcomplementary metal-oxide-trigger-molecular circuits ， Nanotechnology 17（1）（2006）89e99.[27] MNIST，2014年。http://yann.lecun.com/exdb/mnist/网站。[28] I_. Oval，A.马维，应用人工神经网络对等温淬火灰铸铁切削力的研究，工程。Sci.Technol. Int. J. 16（1）（2013）1e 10.[29] H. Owlia，P. Keshavarzi，A. Rezai，使用基于忆阻器的多路复用器的纳米交叉阵列的新型数字逻辑实现方法，微电子。J. 45（6）（2014）597e 603.[30] Y. Pershin，M.狄志华，忆阻器可编程模拟电路的实用方法，IEEE Trans. 电路系统I 57（8）（2010）1857e 1864.[31] 联 合 Ruckert ， H. Surmann ， Tolerance of a binary associative memorytowardsstuck-at-faults ， in ： Proceedings of the International Conference onArti-tificialNeural Networks（ICANN-91），1991，pp. 1195年和1198年。[32] Y. 尚 ， W. Fei ， H. Yu ， Analysis and modeling of internal state variablesfordynamic effects of nonvolatile memory devices，IEEE Trans.Circuits Syst.I59（9）（2012）1906e 1918.[33] G. Snider，P. Kuekes，R.S. Williams，缺陷中的CMOS类逻辑，纳米级交叉杆，纳米技术15（8）（2004）881e 891。[34] G.斯 奈 德 河 Williams ， Nano/CMOSarchitecturesusingafield-programmablenanowire interconnect，Nanotechnology 18（3）（2007）1e11.[35] D.B. Strukov ， 混 合 CMOS/ 纳 米 器 件 电 路 的 数 字 架 构 [ 博 士 ] 。 Stony BrookUniversity，2006.[36] D.B. Strukov，K.K. Likharev，CMOL：设备，电路和架构，Lect。《物理学》680（2005）447和477。[37] D.B. Strukov，K.K. Likharev，Reconfigurable nano-crossbar architectures，in：Computational Concepts and Systems，2012，pp. 347和454。[38] D.图，M。Liu，W. Wang，S. Haruehanroengra，三维CMOL：CMOS/纳米材料混合数字电路的三维集成，MicroNano Lett. 2（2）（2007）40e 45。[39] O. Turel，K.K.Likharev，Crossnets：用于纳米电子实现的神经形态网络，在：人 工 神 经 网 络 和 神 经 信 息 处 理 联合国际会议（ ICANN '2003 ） 会 议 记 录 ，Springer-Verlag，柏林，2003年，pp.753和760。[40] O.图雷尔岛Muckra，K.K. Likharev，神经形态网络的可能纳米电子实现，在：IEEE神经网络国际联合会议（IJCNN03），2003年，pp. 365和370。[41] O. Turel，J. Lee，X.妈K.K. Likharev，人工神经网络新结果的纳米电子实现架构，神经计算64（2005）271e 283。[42] R. Velo，P. López，F. Maseda，使用多层感知器的风速估计，能量转换。管理。81（2014）1e 9。[43] M.A. Zidan ， H.A.H. Fahmy ， M.M. Hussain ， K.N. Salama ， Memristor-basedMemory：the sneak paths problem and solutions，Microelectron。 J. 44（2）（2013）176e 183.