可重构建筑学的研究与实践

可重构建筑学的研究与实践引用此版本：乔纳森·德切洛特。 建筑学执行研究与实践- 真正的hétérogène可重构。电子波尔多大学，2020年。法语NNT：2020BORD0025。电话：02918442HAL Id：tel-02918442https://theses.hal.science/tel-029184422020年8月20日提交HAL是一个多学科的开放获取档案馆，用于存放和传播科学研究文件，无论它们是否已这些文件可能来自法国或国外的教学和研究机构，或来自公共或私人研究中心。L’archive ouverte pluridisciplinaireTHERISSE PRESENTÉEPOUR OBTENIR LE GRADEDE波尔多大学博士巴黎高等医学院第209期：工程师学会SPÉ cI alITÉ：ElecTRO nI quepar presentéM. 乔纳森·德舍洛特建筑学执行研究与实践可重构混合电路IMS设备准备从陪审团组成的日期2020年12月3日起：LilianBossuet-Jean-Monnet大学讲师特别报告员JérémieCR enne-Maintree de Conféécé-Bordeaux INPCo-encadrantDominiqueDalLL et-Bronseur-Bordeaux INPDirecteurJean-PhilippeDiguet-Directeur de Recherche-Université Bretagne SudExaminateurGuyGogniat-Bretagne Sud大学讲师特别报告员RussellTessieR-教授-马萨诸塞大学考试官Thèse réalisée au波尔多IMS系统的MUniversité de Bordeaux，波尔多大学IMS UMR 5218 CNRS - Bordeaux INP351 Cours de la LibérationBâtiment A3133405 Talence Cedex法国我的家人，i简历今天，这些制度在我们的世界里成为一个英雄Leurs utilisation est prépondérante，quece soit pour communiquer，se déplacer，travailleror se divertir.在研究和工业领域的努力并不意味着放弃由程序、现场可编程门阵列、记忆和开发系统组成的各方D’un pointde vue architectural, l’apport d’une architecture généraliste couplée à une architecturereconfigurable positionne le Leurs adoption est cepdant difficile du fait de lettamicitéd'imémentation. L’abstraction 在国外，首先利用一个开采黄金的系统事实上，它拥有一个可供使用的总之，这个解决方案是由其他人提出的在没有剥削制度的情况下，Lua在高级语言中的执行能力是非常重要的这是一个名为Lynq的生态系统，它的执行过程是在在FPGA上实现CPU的通用体系结构的能力是一个探索性的过程，这一过程贯穿于Mots clefs ： Systemes Embarqués ， FPGA ， SoC FPGA ， Lua ， ArchitectureReconfigurable，RISC-V，Microcode;iii摘要今天，嵌入式系统已经在我们的世界中发挥了主导作用无论是通信、旅行、工作还是娱乐，它们的使用都是占优势的。研究和工业界共同努力，不断开发构成这些系统的各种部件：处理器、FPGA、内存、操作系统。从体系结构的角度来看，一个通用的体系结构加上一个可重构的体系结构的贡献的位置SoC FPGA的作为流行的目标，用于嵌入式系统。然而，它们的实现低层次的抽象似乎是一个调查乍一看，使用操作系统似乎是合适的，因为它们提供了一个驱动程序和服务的生态系统，用于访问硬件资源，本地调度能力和安全库然而，这种解决方案带来了限制，并导致评估其他方法。这份手稿评估的能力，高级语言，Lua，提供一个执行环境，在这种情况下，实现不提供操作系统。它通过一个名为Lynq的生态系统，为SoC FPGA上的资源管理和分配提供了必要的构建模块，并提供了应用程序之间隔离的方法除了采用这种执行环境，我们的工作探讨了通用架构的能力，如CPU的成为专业化时这是通过允许生成RISC-VCPU及其相关微码的贡献来完成的关键词：嵌入式系统，FPGA，SoC FPGA，Lua，可重构架构，RISC-V，微码;v材料桌介绍11Les System on Chips71.1SoCFPGACOMMEARCHITECTURE硬件91.1.1DEL1.1.2.. AUSoC FPGA................................................................................... 191.2这些是为了快速实施而执行的221.2.1 BORPH [1]1.2.2保险丝[2]251.2.3 DELAGESTIONDESRESOURCESÀCELLEDESACQUISITIONSD'EXÉCUTION..............1.3LASÉCURISATIONDESACQUISITIONSD'EXÉCUTION1.3.1SANDBOXINGMATÉRIEL311.3.2SANDBOXINGLOGICIEL311.4可重构体系结构中的微代码1.4.1使用微码36的例子1.4.2微代码和安全371.5LAGÉNÉRATIOND1.5.1DESCRIPTIONARCHITECTURALE391.5.2AUTOMATISATIONDUDÉPÉMENTDEMICROCODE39结论402Lynq，un acquisition2.1导言.442.1.1OBJETTIFS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442.1.2 CARACTÉRISTI qUESDESCONTRIBUTIONS462.2执行的基础. . . . . . . . . . . . . . 482.2.1ARCHITECTURECIBLE482.2.2LUAJIT502.3GÉNÉRATIONDELvi材料桌2.3.1 BOARD S支持包（BSP）。. . . . . . . . . . . . . . . .532.3.2图像生成. . . . . . . . . . . . . . . . . . . . . .542.4使用：. . . . . . . . . . . .562.4.1争端解决机制。 . . . . . . . . . . . . . . . . . . . . .562.4.2 API的表示 . . . . . . . . . . . . . . . . . . . . . .562.4.3 IINTERFACEDECOMMANDER LYN q. . . . . . . . . . . . . . . . . .592.5性能。. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .592.5.1 PRRS的基本使用. . . . . . . . . . . . . .602.5.2误差计算。. . . . . . . . . . . . . . . . . . .612.5.3 TEMPSDEDÉMARRAGEETCONSOMMATIONÉNERGÉTI qUE. . . .652.5.4 CONSOMMATIONMEMOIRE.. . . . . . . . . . . . . . . . . . . . .662.6 SERVEUR WEB LYN q. . . . . . . . . . . . . . . . . . . . . . . . . . . . .672.6.1 FONCTIONNALITÉSPRINCIPALES. . . . . . . . . . . . . . . . . . .682.6.2业绩的评估。. . . . . . . . . . . . . . . . .692.7 C结论。. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .713Lynq高级版&ISOLynq733.1引言。. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .743.1.1目标. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .743.1.2 CARACTÉRISTI qUES.. . . . . . . . . . . . . . . . . . . . . . . . .753.2 LYN q ADVANCED：ALLOCATIONDERESOURCESDYNAMIQUES. . . . .753.2.1协程类型。 . . . . . . . . . . . . . . . . . . . . . . . .773.2.2配置动态。 . . . . . . . . . . . . . . . . . . . . . .783.2.3 AMELIORATIONDU d'amour.. . . . . . . . . . . . . . . . . . . . . .813.2.4业绩评估。. . . . . . . . . . . . . . . . .833.3 ISOLYN q：ISOLATIONINTERACTIONSD'EXÉCUTION . . . . .843.3.1威胁手段。. . . . . . . . . . . . . . . . . . . . . . . .853.3.2 FONCTIONNEMENTD. . . . . . . . . . . . . . . . . . .863.3.3 C作为练习 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .893.3.4 . . . . . . . . . . . . .903.3.5业绩评估。. . . . . . . . . . . . . . . . .913.4 C结论。. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .954关于CPU的微码描述974.1引言。. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .984.1.1目标. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .984.1.2 CARACTÉRISTI qUES.. . . . . . . . . . . . . . . . . . . . . . . . .994.2 COMPLÉMENTÀL . . . . . . . . . . . . . . . . . . . . . .994.2.1 L'architecture . . . . . . . .99vii材料桌4.2.2编译器的架构1014.3LEGÉNÉRATEURD. 1044.3.1LE语言1054.3.2微码编译器：ATLAS1074.3.3L4.3.4建筑微代码的评估4.4结论. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114结论和展望117Bibliographie书目121ix图表1.11970年年末加工工艺性能的演变[3]91.2Architecture de（a）von Neumann et de（b）Harvard101.3逻辑电路分类121.4Répartitiondu marché des dispositifs logiques reprogrammables en fonetaryde leurs revenus selon le rapport [4]131.5一个建筑的生成论du比特流141.6Diagramme en Y de Gajski et Kuhn [5]151.7FPGA1.8Floorplan1.9Principe de la Reconfiguration Dynamique Partielle181.10 FPGA矩阵avec zones reconfigurables191.11 SoC FPGA示例：Xilinx20的Zynq-70201.12 Positionnement du noyau BORPH241.13 Architecture de FUSE251.14 Étudede 2016 sur la taille du marché européen des systèmes embraqués十亿美元selon [6]1.15 基于FPGA 28的系统的供应和需求市场1.16 La chaine de confiance de Ryoan321.17 L’implémentation logicielle de la Trustzone1.18 与控制图信号相关的架构微代码图一点一九. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 351.19 Exemple de la décomposition2.1Architecture duSoC FPGA utilisée pour le déception de Lynq492.2动力部分重新配置专家（PRC）492.3Lynq50逻辑沙发2.4高速缓存指令52无无效2.5缓存指令53无效X图表2.6Étape de génération de Lynq552.7Séquence de démarrage de Lynq562.8Architecture de la bibliothèque Lynq572.9API Lynq的设计遵循了58号公路上的一个基本逻辑2.10 InterfaceSoC FPGA-PC hôte592.11 Circuit de mesure de la consommation de la Zebboard652.12 Zedboard durant la phase dedémarrage能量消耗de PYNQ et de Lynq662.13 服务器Web在Lynq68堆栈中的位置2.14 Consommation memoire RAM du serveur web en cours3.1Les états3.2Pile3.3Arbre Rouge et Noir803.4Mécanisme3.5Chronogramme de3.6Définition des zones sécurisées dans la pile logicielle Lua lorstion avec LuaJIT843.7Vueglobale des acquisition（untrusted）implémentant les états martres et esclaves863.8机械基础结构图de sandboxing沙盒873.9Example de profile SGE prédéfini883.10 Exemple3.11 利用FFI 91的桩功能3.12 5种测试方法的性能[%]：FFT、SOR、MC、SPARSE和LU selon leniveau de restriction appliqué。(2)，（3）et（4）représentent les niveaux de tests4.1Vue interne du compilateur1014.2Porté4.3Décomposition du code source enToken s1034.4解析器104对令牌的解释4.5列表4.1 en AST 104的算法分解4.6Déclaration4.7Déclarationxi图表4.8汇编顺序。. . . . . .. . . . . . . . . . . . . . . . . . . .. 1074.9 Fonctionnement de notre Lexer. . .. . . . . . . . . . . . . . . . . . . .. 1094.10编译器。 . . . . .. . . . . . . . . . . . . . . . . . . .. 1094.11 RISC-V处理器架构。. . . . . . . . . . . . . . . . . . . .. 1104.12 Signaux de controlôle actif durant a0.. . . . . . . . . . . . . . . . . . . .. 1114.13 Signaux de controlôle actif durant a1.. . . . . . . . . . . . . . . . . . . .. 1124.14控制信号持续时间a2。. . . . . . . . . . . . . . . . . . . .. 112xiii一览表1.1电路逻辑分类的首字母缩略词意义。. .111.2组成FPGA的块的首字母缩写的含义。161.3Example1.4Principaux avantages et inconvenients de la ReconfigurationDynamiquePartielle181.5Synthèse des solutions de gestion du matériel reconfigurable231.6BORPH和FUSE26溶液的合成1.7Vulnérabilités et academic du marché291.8在FPGA市场上出现的脆弱性合成。（x← y）里拉x vulnéable à y par rapport à1.9Avantages et inconvenients liés à l'utilisation d'une architecture microcodéecomparé à l'utilisation d'une architecture câblant directement chaquesinstructions. .............................................................................................................382.1Positionnement de Lynq par rapport à2.2Spectre des différentes fonctionnalités des serveurs web disponiblespoursystèmes emebraqués2.3在控制界面中可支配的主要人员简历en ligne de commander602.4Resswords matérielles disponibles et utilisées pour lareconfigurationdynamique partielle sur une cibleSoC FPGA à base de Zynq-7020602.5PRR重新配置的时间（毫秒[ms]）我们的重新配置（PRC）612.6计算性能[MFlops]622.7Performances de calcul en Megaflops par Watt[MFlops/W]642.8比较[MFlops]中LuaJIT有相同的选择。........................................................................................................ 642.9Concommation memoire en[kB] pour Scimark67XIV一览表2.10 服务人员所需最低库存量备忘录比较网站692.11 Moyenne de la memoire RAM nécessaire pour le fonctionnement desserveurWeb. ..........................................................................................................................702.12 Temps de response moyen à une requête en[µs]703.1Avantages et inconvenients relatifs à3.2Comparaison coroutine/thread773.3Temps3.4Pénalitétemporelle introduite par拉瓦勒Nfait état du nombre de règles923.5Comparaisonen[MFlops] pour differérents niveaux de test图2.7的结果934.1指令集RISC-V 100标准扩展4.2Déclaration de signaux internes1054.3两份说明书4.4Pallene et Atlas108号公路4.5Pallene et Atlas108中的符号4.6可执行我们程序的说明清单1104.7微码des指令获取和添加1114.8通过CPURISC-V生成器在一个cible上使用的资源SoC FPGAà base de Zynq-70201134.9Temps1介绍ContexteNotre monde est de plus en plus tourné vers le numérique et les technologiesassociées ont pris une part prépondérante dans industrielles，mais également dansnotre société.面对这一数字，我们将努力探索材料建筑快速发展的手段和技术，并使其性能超越没有专门知识的一般建筑。能源租赁、性能、安全性和安全性是一个不断发展和不断进步的市场的主要特点。必须同时解决一个工业中的成本问题Pour se rapprocher au mieuxAlliant architectures reconfigurables etgénéralistes ， ellepermet这一新的解决方案是一个intérêt它与一个通用的CPU组合在一起，CPU可以作为计算或控制的工具使用。在计算器的核心部分使用CPU硬核时，可能会对CPU软核的使用感兴趣，以便控制架构L’utilisation d’un执行环境这是SoC FPGA工作的基础，也是提出目标，目的是为了更好地利用硬件可重构芯片的容 量 Cela devra se faire en respectant les besoins de rentabilité énergétique ， deperformance calculatoire，de souvenreté et de sécurité.