有源电感格型网络的二阶全通滤波器设计与性能分析

-工程科学与技术，国际期刊35（2022）101263完整文章基于有源电感的4位格型24.5-Alummed Mustafa Kizmaza，Norbert Herencsarb，Oguzhan CicekogluaaBogazici大学电气和电子工程系，Bebek/伊斯坦布尔34342，土耳其b捷克布尔诺理工大学电子工程与通信学院电信系，Technicka 3082/12，61600 Brno，Czech Republic阿提奇莱因福奥文章历史记录：收到2022年2022年9月7日修订2022年9月12日接受2022年9月27日网上发售保留字：全通滤波器浮动有源电感器格型网络Q增强可调延迟可调电感A B S T R A C T提出了一种基于格型网络的二阶全通滤波器设计方法。与先前发表的工作不同，浮置有源电感（FAI）用于晶格拓扑结构中。该滤波器利用电感和品质因数的可调谐性来保证滤波器对过程电压温度变化的鲁棒性，并使滤波器所提出的有源滤波器的操作验证后的布局模拟使用Cadence设计套件在台积电65纳米CMOS工艺。设计的工作频率滤波器达到5 GHz，延迟范围为24： 5- 50 ps。所设计的滤波器具有-0：15 dB的增益，其在工作频率范围内变化高达1.47 dB。群时延误差为114 fs，为0.294%在名义上的变化。 输入参考1 dB压缩点（P1dB）和三阶截取点（IIP 3）值分别为-5：21 dBm和-9：19 dBm。在标称条件下，噪声系数达到16.7dB。该电路仅占用0.0189升米2，而从1.5 V电源汲取©2022 Karabuk University. Elsevier B.V.的出版服务。这是CCBY-NC-ND许可证（http://creativecommons.org/licenses/by-nc-nd/4.0/）。1. 介绍通过所有频率的幅度相等但相位偏移的模拟滤波器称为全通滤波器（APF）。虽然大多数滤波器，泰尔斯减少在特定频率的输入信号的幅度，西，有源滤波器允许所有频率通过，而不影响幅度。它们是第五代（5G）通信系统核心块的模拟信号处理应用中的基本组件，诸如正交振荡器[1]、真时间延迟单元[2]、波束成形应用[3，4]和锁相环[5]等。有源电力滤波器的目的是提供可调表群延迟在这些应用中占不同信号线之间的相对延迟变化。由于不同的地区有不同的频谱可用性，不同的频段已经在全球范围内推出拍卖，如[6-8]所总结的由于螺旋电感器的高硅消耗问题[9]，无电感器APF在低频应用中更受欢迎在这个方向上，电流基于滤波器的APF电路在[10]中进行了总结。尽管所提出的研究获得了对滤波器至关重要的高出于这个原因，研究人员致力于5G应用的下一个-*通讯作者。电子邮件地址：muhammed. boun.edu.tr（M.M.Kizmaz），这里-ncsn@ieee.org（N。Herencsar），cicekogl@boun.edu.tr（O. Cicekoglu）。第三代通信系统相对于复杂的体系结构更青睐具有少量有源元件的简单电路。 例如，[11]中的电路是基于gm RC的一阶APF，其工作在12： 5 GHz频率。这种电路的主要缺点是消耗大量电流。另一方面，在[12，13]中建议了高阶APF电路。这些电路在宽的频率范围内工作，但需要大的硅面积以实现所需的电感值，因为它们包含螺旋电感器。此外，螺旋电感器具有低的和不可调谐的品质因数。 这些都是获得可调谐APF电路的重大障碍。然而，正如在[14]中所讨论的，对称格型网络适合于APF设计。将格形网络电路构造成具有多种电路特性的恒阻网络是可行的。此外，级联格型滤波器结构导致高阶滤波器[15]。然而，因为晶格结构包含许多电感器，所以它们具有上面讨论的螺旋电感器的问题。在这项工作中，我们设计了一个基于晶格结构的有源滤波器，并采用浮动有源电感（FAI），而不是螺旋电感。在这种方法中，我们避免了与螺旋电感器相关的空间要求，并获得了螺旋无法实现的品质因数电感器。此外，我们还实现了可配置的品质因数和电感值，这是有源电感电路的另一个优势。第二节讨论了这一过程。推导所需格型滤波器的传递函数的过程https://doi.org/10.1016/j.jestch.2022.1012632215-0986/©2022 Karabuk University.出版社：Elsevier B.V.这是一篇基于CC BY-NC-ND许可证的开放获取文章（http://creativecommons.org/licenses/by-nc-nd/4.0/）。可在ScienceDirect上获得目录列表工程科学与技术国际期刊杂志主页：www.elsevier.com/locate/jestchM.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012632ð Þþð Þð Þð Þ>n-1：an-1En-1ss2X2拉瓜X2-X2X 2- X 250X阻抗和3： 6 GHz频率的版本标称>ð-Þ>：表1包含计算的原型值及其缩放确定所获取的传递函数的适当分量值。在第三节中，介绍了将用于所设计的有源滤波器的FAI的结构和设计第四部分给出了所设计有源滤波器的优化设计和布局后的仿真结果。第5节报告了与最新技术水平报告的APF的性能比较。最后，第6节总结了研究并讨论了未来的工作。2. 格型全通滤波器2.1. 格型全通拓扑的理论描述如（1）所示，APF的传递函数的分子和分母关于y轴对称，该APF简单地移动输入信号的相位而不影响其幅度。因此，通过确定分母多项式Es就足以确定APF的传递函数。ES中文（简体）：1000sgXAXs0-0：001X0：9;4其中A是角度系数，X是归一化频率。系数A用于表示相位斜率的大小和符号然后，s0是所需群延迟响应的常数项，这在确定滤波器的可实现性中至关重要由初始系数A和s0值生成的传递函数可能是不稳定的 ， 或 者 生 成 它 所 需 的 组 件 可 能 与 互 补 金 属 氧 化 物 半 导 体（CMOS）技术不兼容当发生这种情况时，应修改系数，滤波器设计程序应用更新的系数重复。对于这种设计，在选择（4）中给出的系数A和s0值时，已经考虑了最小群延迟偏差。如果期望在宽范围内的大相移，则也可以使用更大的系数。当所需的群延迟函数（4）作为输入提供给图1所示的过程时， 1，分母E ns计算为2006年6月223日2008年8月 443日。然后，作为所获得的Ens多项式的结果而生成的传递函数也在（5）中示出。Es2019-06-23 01： 44：44许多研究已经发表在文献中，尝试确定分母函数E s[14，16]（以及其中引用的参考文献）。在这项研究中，我们将使用[16]中提出的方法计算它，如图所示。1.一、在图1中，sg<$X<$表示群延迟函数，其中X是归一化频率。X可以取0到1之间的值，因为它表示归一化频率。这里的数字0和1表示电路设计过程从确定所需的sgX函数开始。然后，通过相对于归一化频率对该函数进行积分，产生相关联的相位函数fX图中的N。 1表示滤波器顺序。在该N值上，计算N1个标准化频率值然后，将得到的归一化频率值用于生成相位函数/X输出。这些获取的值被用来通过Eqs构造Es函数。（2）和（3），表示为：82019-06-2300： 443：05在这项研究中，我们将使用格型网络来实现APF结构，其传递函数如（5）所示。三个主要的考虑因素影响了用于本研究的晶格拓扑结构。首先，它是一个内在平衡的结构。第二，对于各种各样的电路特性，可以构造作为恒定电阻网络的晶格网络电路。最后，高阶滤波器可以通过级联格型滤波器架构来设计。图2给出了要实现的二阶格型滤波器的示意图。二阶格型有源滤波器网络的元件值可由其传递函数系数求出。首先，将找到原型滤波器元件值，然后通过阻抗和频率缩放来确定最终值。原型组件值可以通过使用方程La<$Cb<$A;Ca<$Lb<$A，而APF传递函数Ens><1;n¼ 0;s=0;n=1;ð2ÞB a被写为：S2-asX1>tan/1第一章1第一章1;i¼0;我;iP1：i-1建议的最后期限所需的原型组件值>X2-X2使用在（5）中定义的传递函数来确定Tice滤波器。ai-2-第一章1i-2Xi 10-tan/i1频率被确定为3： 6GHz，因为它处于3： 4- 3： 8 GHz频段，分配给5G技术，注意，如果指定的滤波器阶数不能产生所需的延迟响应，则使用不同的滤波器阶数或通过调整所需的延迟响应函数来重复该过程。2.2. 二阶格型全通滤波器设计程序本研究的目的是设计一个具有如（4）所述群时延响应的二阶格型网络型有源滤波器。大多数国家[6检查表1中的缩放电容和电感值，很明显，它们是适合CMOS实现和灰。P沟道MOS（PMOS）变容二极管可以被选择来实现Ca和Cb组件，因为它们提供调谐能力，这是使所设计的APF可编程所需要的。 另一方面，与文献中的早期研究不同，例如在[14]中，使用FAI而不是螺旋电感器来实现格型滤波器结构中所需的电感器。所设计电路的制造成本由于以下原因而降低：Fig. 1. 程序流程图生成全通滤波器的原型分母Es。. ..n-2个正整数;n-2个负整数;中文（简体）s2b：2016年ai¼ai-1-ð3Þ8M.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012633gm1g m2gm1g m22氧含量FAI比螺旋型FAI消耗更少的硅面积3. 浮动有源电感（FAI）3.1. 拟议的FAI及其分析图二. 二阶格型全通网络原理图。表1建议的格型滤波器的组件值。组件名称组件值原型缩放La1; 20： 4735 H 1： 047 nHCa1; 20： 1184 F 104： 66 fFLb1; 20： 1184 H 261： 60 pHCb1; 20： 4735 F 418： 64 fF此外，由于FAI具有可调谐的品质因数和电感值，因此所提出的滤波器以下部分讨论了在所设计的格型滤波器中采用的FAI。本节将解释在所设计的格型滤波器中使用的FAI的设计。至少，FAI应该能够在高达3.8 GHz的频率下工作，这是几个国家为5G技术分配的频谱[6同样，根据第2节中的计算，需要两个不同的电感器，电感值分别为261： 6和1047 pH。此外，电感器必须具有高品质因数，以确保滤波器频率响应接近预期值。最后，由于网格滤波器端子连接到50X，因此建议FAI应能够驱动低阻抗。考虑考虑到这些要求，设计了图3在该示意图中，采用与[17]类似的背靠背差分斩波级。 此外，如以下所讨论的，添加到电路的共源共栅晶体管增加了其对各种波动的鲁棒性，并促进了高频操作。由于很难设计一个同时覆盖261： 6和1047的调谐机制，pH电感一起，针对这两个值设计不同的FAI。FAI-La电路被设计用于图2中描绘的电感器La1和La2，而FAI-Lb被设计用于电感器Lb1和Lb2。这两个FAI的原理图是相同的，除了几个晶体管的大小。所设计的FAI的等效RLC网络方案如图4所示。通过用MOS晶体管的小信号模型代替MOS晶体管，求解基尔霍夫电流定律（KCL）方程，通过对电路的分析，发现（7）中给出的RLC参数与传统的基于回转器C的有源电感器拓扑结构的RLC参数相似[18]。Lact¼2 C1;Rs1/2 go1 ;Cp<$C2;Rp<$2：170在（7）中，C1表示从第一整流级的漏极节点到地所见的有效电容，而C2表示从第二整流级的漏极节点到地所见的电容电导值go1图三. FAI的拟议CMOS实现M.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012634----×图四、所设计的FAI的等效RLC网络和GO2分别是第一和第二级的漏极节点处的有效输出电导最后，gm1和gm2是第一级和第二级的差分对晶体管的Vdd值考虑到有源电感电路是完全对称的，我们可以说（7）中表示的C2参数将由以下等式描述：C2¼C dMN2 dMP7 dMN3 dMN 7 dMN 8 dMN 8;其中，Cg表示相应晶体管的栅极与地之间的总有效电容，Cd表示其漏极与地之间的总电容。当图中的格型滤波器设计时，如图2所示，Ca电容器明显与La电感器并联。而不是添加更多的额外的PMOS变容二极管来实现Ca电容器，我们可以调整FAI-La的等效并联电容器Cp以匹配Ca值。因此，以这种方式节省了硅面积，并且电路变得更容易在高频下运行，因为没有额外的电容器are required.给定表1中的Ca值为104： 66 fF，这些值可以使用晶体管的栅极和漏极寄生电容来获得，如（8）中所示。晶体管对MN1 MN2和MN3 MN4提供回转器实现，作为背靠背差分整流级。使用这些器件作为N沟道MOS（NMOS）的原因是在相同的尺寸和偏置电流下获得更大的寄生电容，从而在高频应用中提供所需的寄生电容的同时实现最低的寄生电容。考虑到对于该设计，两个整流级是对称的，（7）中的电感方程可以如（9）所示。在这种情况下获得的高Rs值也导致所设计的FAI的品质因数不足。为了解决这个问题，交叉耦合对MN5 MN6和MN7 MN8形成负电阻电路作为Q增强技术，如[19]中所述。这是至关重要的，以保持交叉耦合器件最小，以避免产生不利影响，荷兰国际集团的电路速度。对器件收缩的补偿可以通过提高交叉耦合对的偏置电流来实现，以从这些器件获得所需的偏置电流。此外，交叉耦合晶体管的偏置电流被设计为可数字编程的。其结果是，一个可调的，可执行的电路，以满足所需的Q值所需FAI的另一个关键特征是驱动低电阻，由于滤波器端口处的50X电阻因此，MP1和MP2晶体管被添加到两个电感器端子作为源极跟随器缓冲器，如[20]中所建议的。这些晶体管导致了电路的低阻抗输出以更多的功耗为代价对于FAI-La和FAI-Lb电路，每个缓冲器消耗约1： 2 mA的电流，代表所设计的APF的功耗的重要部分。晶体管MN9-22用作NMOS电流源，而MP3-16晶体管用作PMOS电流源。这些电流源共源共栅，以尽量减少偏置电流的变化，在电路中。此外，MP13 -16的长度必须很大，以避免在没有MP6 -9共源共栅晶体管的情况下的沟道长度调制这增加了寄生电容，对漏极的反相阶段和退化电路的高频性能如（8）所示。当我们添加共源共栅晶体管并将其长度保持为最小时，我们降低了沟道长度调制效应并保持了器件的平均尺寸。把排水管的积水降到最低最后，增加电阻R1-3以产生级联电流镜子. R1和R2的电阻值设置为4 kX，R3的电阻值设置为8 kX，以获得适当的偏置。对于FAI-L a，偏置电流IL由481A的固定电流源和具有4、8、16和321A值的数字可控电流源组成。因此，偏置电流可以在481A和1081A的值之间以4 1 A的增量改变。另一方面，偏置电流IQ可以取24IA和54IA之间的值增量为2lA。作为一个例子，数字化的示意图受控IQ电流如图3所示。 当Vpbias(980mV）和Vpcas（780 mV）电压用于偏置电流源，4位ctr信号控制串联控制器是否导通，连接的电流源被启用或禁用。 对于每个21A电流源，Mpb晶体管的尺寸为11m/21m，而Mpc和Msw尺寸为11m/400nm。在标称状态下，控制位被配置为“1000”（调谐电平No. 9），并且偏置电流IL和IQ分别被设置为801A和401A。FAI-Lb电路提供1.5倍于规定电流的电流对于FAI-La电路。两种FAI的晶体管参数如表2所示，gm1 1/4gm22019 - 02 -29 00：00：00FAI-L a布局，大约110lm30lmin尺寸，如图所示。五、当FAI-La电路的C1和Lact值取为105 fF和1.05 nH时，所需的gm值大致确定为14 mS。FAI-Lb电路。3.2. 拟议固定资产投资的调整机制正如在（7）中所观察到的，随着gm值的升高，产生了具有低Rs值的电感器;然而，这降低了电感器值。在要求高电感和高品质因数的电路中存在这样的权衡。对于这种设计，只有必要的- sary电感和电容值被认为是评估时，评估的MN1- MN2和MN3- MN4对的gm的4. 布局后仿真结果本节包括通过将第3节中设计的FAI与第2节中讨论的格型滤波器拓扑相结合创建的APF电路的布局后仿真结果。如第2节所述，在布局后模拟阶段，经过微小的原理图修改和优化后，晶格APF获得了最终形状。图6（a）中描绘了最终示意图，而表3中列出了最终组件值及其调谐范围。如第3节所述，图2中的电感器被实现为FAI。另外，电容Ca1和Ca2在图1A中不明显。 6（a）由于它们被并联寄生电容所取代，我行动M.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012635×-¼--表2在图1所示的设计FAI中的晶体管的纵横比。3.第三章。晶体管FAI-La FAI-Lb宽度（W）=长度（L）宽度（W）=长度（L）lm=nmMN1- MN4 102.4= 60 307.2= 60MN5- MN8 12.8= 60 25.6= 60MN9，MN10 2= 60 2= 60MN11，MN12 80= 60 80= 60MN13，MN14 12= 60 12= 60MN15 1= 60 1= 60MN16，MN17 4= 400 4= 400MN18，MN19 160= 400 160= 400MN20，MN21 24= 400 24= 400MN22 2= 60 2= 60MP1，MP2 256= 60 256= 60MP3 4= 60 4= 60MP4，MP5 120= 60 80= 60MP6- MP9 80= 60 80= 60MP10 8= 400 8= 400MP11，MP12 240= 400 160= 400MP13- MP16 160= 60 160= 60电感器La1和La2的电感。此外，Cb1和Cb2capacitance被设计为具有模拟控制电压年龄Vctr的PMOS变容二极管，并确保当FAI的电感值被调谐时，电容器Cb1和Cb2应被布置为保持APF行为。 如图所示。 6（b），变容二极管是con-使用两个宽度为24μm、长度为2μm的背对背PMOS晶体管来构造。另外，当滤波器响应由于PVT效应而降级时，可调谐电容器Cb1和Cb2可以补偿这些影响。在本设计中，所设计的FAI的每个电感调谐机构由4位数字信号控制当只有最高有效位（MSB）为高时，这些控制位的标称设置被确定为“1000”。Vctr电压的标称值确定为300mV。所设计的格型滤波器的布局，约270l m-70lm的大小，如图所示。7.第一次会议。为了验证电路性能，在 Cadence 设 计 套 件 中 使 用 TSMC 65-nmCMOS 工 艺 设 计 工 具 包（PDK）来模拟具有所提出的FAI的所建议的晶格全通滤波器。仿真还考虑了来自布局的寄生效应。电源电压选择为1.5 V为MOS晶体管提供足够的净空以正确地操作并实现宽范围调谐机制。4.1. 增益、相位和群延迟-频率分析图8（a）描述了所设计的APF在标称条件和16种不同调谐配置下的幅度和相位响应。这些设置是通过用4位微调FAI-La和FAI-Lb电路的偏置电流 IL并调整PMOS变容二极管的 Vctr电压来获得的 如示于图 8（a），文件-见图6。(a)最后给出了所设计的二阶晶格型APF的原理图和变容管的PMOS实现。表3建议的格型滤波器的最终组件值及其调谐范围。Comp. 名称标称值调节范围La1; 2980 pH 600- 1300 pHLb1; 2280 pH 160- 380 pHCb1; 2400 fF 240- 540 fF当频率增加到5 GHz时，调谐增益从0： 125 dB降低到1：62 dB，并且对于不同的调谐配置没有显著变化。另一方面，可以看出，相位值在调谐设置之间变化，导致每个调谐水平的可变延迟值。所设计的16个调谐电平的APF电路的群延迟值如图8（b）所示。这些曲线的标称值为38 ps，范围为24： 5 - 50 ps，在高达5 GHz的频率范围内表现出相当平坦的特性。对于需要在特定频带上保持恒定延迟的电路来说，这是一个方便的功能。图8（c）描绘了@3.6GHz的延迟使用线性回归的拟合方程，其中x1; 2;. 16表示调谐电平，作为插图给出。为了量化拟合精度，给出了确定系数（R2）. 图8（d）示出了延迟变化百分比。图五、设计了110 lm × 30 lm的FAI-L电路版图.M.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012636图7.第一次会议。设计了尺寸为270l m~70lm的格型有源滤波器的版图。图8.第八条。（a）增益、相位和（b）群延迟与频率响应，（c）在3.6 GHz时的群延迟调谐，以及（d）针对不同调谐配置所设计的APF的群延迟变化标称情况以点划线示出。调谐配置的每个延迟频率响应的年龄。通过将每条曲线中的最小延迟和最大延迟之间的差除以该曲线的平均延迟值来计算这些变化值。例如，群延迟误差为114 fs，在标称情况下变化为0.294%4.2. PVT、噪声系数和线性度仿真工艺-温度-电压（PVT）分析对于确定电路制造是否可行至关重要 4个PVT角的群延迟图可以在图1中看到。 9（a）。 参见图如图9（a）所示，由于FAI和电容器的PVT变化，每条曲线的偏差增加。群延迟的斜率可以是通过调谐FAI的电感值和Cb1和Cb2电容器的电容值来控制。因此，可以使用单独的调谐位来调整每个角值处的PVT变化。在图9（a）中，通过简单地调整电感值而产生的补偿曲线由点划线表示;这种调谐方法被称为一维调谐。对于C8的拐角，其中1-D调谐是不够的，使用2-D调谐，这也激活Vctr电压。这在虚线图中描绘。图9（b）还描绘了表4中描述的标称状态和8个PVT角的延迟变化百分比。当分析图9（b）因此，尽管PVT变化，具有平坦见图9。(a)所设计的APF的群延迟和（b）PVT拐角处的群延迟变化，（c）每个调谐配置的噪声系数与频率的关系，（d）显示P1dB和IP3值的线性度仿真。M.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012637----表4在图1和图2中介绍的每个PVT角的描述。9（a）和9（b）。C4 FF 1.35 40C5不锈钢1.65 85C6不锈钢1.35 85C7 SS 1.65 40C8不锈钢1.35 40C9 TT 1.5 27由于使用有源电感器的好处而获得的调谐能力，设计了延迟响应。图9（c）描绘了每个调谐配置的噪声图与频率. 折合到输入端1 dB压缩点（P1 dB）和输入/输出参考三阶截点（IIP 3/OIP 3）图如图9（d）所示。计算值作为插图给出。5. 文献回顾和比较表5总结了所设计的APF的性能，并与最先进的APF实施数据进行了比较[12，14，21 -26]。性能比较也以条形图的形式显示在图中。 10个。为了完整起见，图- ure还包括实现无延迟可调谐性功能。与表5中列出的工程相比，建议的过滤器结构以及[22，24，26]因其高工作频率而脱颖而出所提出的电路是适合于各种各样的高频应用，由于其平坦的群延迟响应高达5 GHz。为5G应用指定的3： 43：8 GHz的频带可以用作这些应用的示例除了其高频操作，该电路提供了显着的方便性和灵活性的系统，它是利用，由于高延迟调谐范围（DTR）值为68.4%。与以前的研究相比，该滤波器最引人注目的方面是其极低的延迟变化值，由于格型拓扑结构。在标称情况下，拟议电路的延迟变化模拟为0.294%，而在[12]中最接近的研究中，该值记录为4.98%。此外，由于滤波器增益非常接近0 dB，类似于[21，26]，因此可以在没有任何增益调整电路的情况下使用。虽然增益变化在5 GHz时降至-1：62 dB，但仍小于-1dB直到3.5 GHz范围。此外，由于P1dB的值图10个。与表5中报告的最新APF的性能比较。电路为5： 21 dBm，IIP3值为9： 17 dBm，在线性方面在文献中的重要地位。此外，委员会认为，与文献[12，24，25]中的先前研究相比，在标称情况下实现的16.7 dB噪声系数是合理的。此外，与文献[14，22，23]中所见的螺旋电感拓扑结构相比，所设计的APF电路占用的面积明显更小。所提出的有源滤波器电路具有四个快速运行的FAI和低电感。因此，作为与上述益处的权衡，所提出的滤波器消耗与[22]相似的功率量，但显著低于[25]。在“0000”配置中，43.5 mW的标称功率降低到约26.1 mW6. 结论本文介绍了一个晶格APF电路，采用FAI的设计，不同于以前的出版物在文献中。由于FAI的电感和品质因数的可调谐性，提出的APF对PVT效应更具弹性，并且具有各种各样的延迟曲线。采用TSMC 65 nmPDK设计，建议的APF工作频率高达5 GHz，延迟范围为24： 5 50ps。此外，所设计的有源滤波器表现出0.294%的延迟变化在标称情况下，系统需要一个平坦的延迟响应至关重要。此外，APF的增益为-0：15 dB，使其能够在没有增益补偿电路的情况下使用表5与最新报道的全通滤波器的性能比较（注：N/参考[12个]MWTL'21[14个]IJCTA'20[21日]AEUE'21[22日]MWCL'11[23日]TVLSIS'15[24日]电' 19[25日]JSSC'17[26日]TCASII'15这项工作操作模式电压电压电压电压电流电压电压电压电压过滤器顺序2第 4第 1第 2第 1第 1第 2第 2第2第2工艺（CMOS）65 nm 130 nm 65 nm 800 nm 130 nm 180 nm 130 nm 130 nm 65 nm电源电压（V）1 N/A 1 2.5 1.5 1.8 1.7 1.5 1.5频率（GHz）0： 4- 2 0- 3： 5 0： 3- 3 3- 10 0- 3： 8 0： 1- 5 0： 1- 2 0-6 0 - 5延迟（ps）30- 57 380 12- 40 50- 75 55 59- 72 250- 1700 55 24：5 - 50DTR（%）62.1不适用107.7 40不适用19.8 148.7不适用68.4延迟变量（%）4.98 89： 5ω7.2 13.34 206： 88y8 5.40： 294z增益（dB）4.7 1.21 0 4 1 0.18 0.6-0：2-0： 15z增益变量（dB）0.75 0.3 1 3.5 N/A 1.22 0.7 0： 151： 47zP1dB（dBm）-1IIP3（dBm）1- 2电话：+86-021- 88888888传真：+86-021-88888888邮箱：功率（mW）2.740x0.183 38.8 19 10 112 18.543： 5z面积（mm2）0.00187 0.91 0.00038 0.42 0.023名称过程电压（V）温度（C）C1FF1.6585C2FF1.3585C3FF1.65-40M.M. Kizmaz，N.Herencsar和O.奇切克奥卢工程科学与技术，国际期刊35（2022）1012638--烹饪。增益变化在3.5 GHz时小于1 dB，在5 GHz时小于1.5 dB在16.7 dB的标称条件下实现的噪声系数可以降低到14 dB的调谐配置，灰与高电流消耗。此外，获得的P1dB和IIP3值分别为5： 21dBm和9： 17 dBm。此外，有源滤波器覆盖的硅面积为0.0189mm2，并consumes 43.5 mW，在1.5 V电源。未来的研究将集中在高频应用中降低有源电感功耗的策略上竞争利益作者声明，他们没有已知的竞争性财务利益或个人关系，可能会影响本文报告的工作。确认作者要感谢土耳其科贾埃利信息学和信息安全研究引用[1] J. Jin ， K.Q. 周 湖 ， 加 - 地 Zhao ， Designing RF Ring Oscillator Using CurrentMode Technology，IEEE Access 5（2017）5306https://doi.org/10.1109/[2] R. Rotman，M.图尔湖Yaron，相控阵中的真实时间延迟，Proc.IEEE 104（3）（2016）504https://doi.org/10.1109/JPROC.2016.2515122[3] C. Wijenayake，Y. Xu，中国春萤叶甲A.马达纳亚克湖别洛斯托茨基公司Bruton，使用CMOS全通时间延迟近似的RF模拟波束形成风扇滤波器，IEEE Trans. CircuitsSyst. I Regul.爸爸59（5）（2012）1061https://doi.org/[4] S.姜河Lu，J. Jeong，M.P. Flynn，1-GHz 16-Element Four-Beam True-Time- DelayDigitalBeamformer ， IEEEJ.Solid-StateCircuits54 （ 5 ） （ 2019 ）1304https://doi.org/10.1109/JSSC.2019.2894357[5] S. Gautam，W.作者：Xiao，D.D.C. Ahmed，J.M. Guerrero，基于频率固定全通滤波器 的 单 相 锁 相 环 的 开 发 ， IEEE J. Emerg. 选 择 . Top. 10 （ 1 ） （ 2022 ）506https://doi.org/[6] M. Halén，全球频谱更新- 4G/5G部署，技术。代表，Telefonaktiebolaget LMEricsson ， 瑞 典 ， 访 问 时 间 ： 2022 年 9 月 （ 2021- 10-07 ） 。 网 址 ：https://tinyurl.com/Ericsson-4G-5G-Deployments。[7] 5G频谱公共政策立场，技术。代表，华为技术有限公司Ltd.，P.R.中国，访问时间：2022年9月（2020年2月）。网址：tinyurl.com/Huawei-5G-Spectrum-Policy。[8] D.布伦纳，全球5G 频谱更新，技术。 代表，Qualcomm Technologies Inc ，USA ， 访 问 时 间 ： 2022 年 9 月 （ 2020 年 6 月 ） 。 网 址 ：https://tinyurl.com/Qualcomm-5G-Spectrum。[9] E. Yuce，S.米奈岛Cicekoglu，基于单个电流传送器的模拟电感器的局限性，IEEEtrans.circuitssyst.IRegul。爸爸53（12）（2006）2860https://doi.org/10.1109/TCSI.2006.883872[10] R. Senani ， D.R. Bhaskar ， A.K. Singh ， Current Conveyors ： Variants ，ApplicationsandHardwareImplementations ， Springer （ 2015 ） ，https://doi.org/10.1007/978-3-319-08684-2.[11] S.K. Garakoui ， E.A.M. Klumperink ， B. Nauta ， F.E. van Vliet ， CompactCascadable gm-C All-Pass True Time Delay Cell With Reduced Delay VariationOver Frequency，IEEE J. Solid-State Circuits 50（3）（2015）693https://doi.org/[12] M.B. Elamien，A.作者：B.J. Belostotski，A.S. Elwavelet，延迟可调紧凑型RC全通 滤 波 器 ， IEEE 微 波 无 线 。 康 朋 Lett.31 （ 5 ） （ 2021 ）461https://doi.org/10.1109/LMWC.2021.3069507[13] P.J. Osuch，T. Stander，BiCMOS中的毫米波二阶全通延迟网络，IEEE微波无线。康朋Lett. 28（10）（2018）912https://doi.org/10.1109/LMWC.2018.2863215[14] J.A. de França Ferreira ， E. Avignon-Meseldzija ， P. Maris Ferreira ， J.Sarrazin，P. Bénabès，模拟信号处理应用中具有线性群延迟的集成全通滤波器的设计 ， Int. J. 电 路 理 论 应 用 48 （ 5 ） （ 2020 ） 658 -67 3 ， doi ：10 .1 0 0 2 /cta .2 7 5 0 。[15] E.A. Guillemin，通信网络，J. Wiley& Sons，Incorporated，1931年。[16] T.陈文辉，以递归公式产生任意相位多项式，电路理论应用，1981，第9卷，第4期，第461 https://doi.org/-478页，10.1002/cta.4490090407。[17] M. Grozing，A. Pascht，M. Berroth，2.5 V CMOS差分有源电感器，具有可调L和Q，频率高达5 GHz，在：2001年IEEE射频集成电路（RFIC）研讨会论文集，2001年，pp.271[18] F. 袁， CMOS有源电感器和变压器：原理，实现和应用，第1版。 SpringerPublishing Company，Incorporated，2008.[19] A.松卡岛奇切克奥卢湾Dundar，基于CMOS有源电感的宽可调谐带通滤波器设计，载于：2012年第8届博士会议论文集。微电子学研究（PRIME），2012年，pp。一比四[20] Y. Wu，X.丁，M.伊斯梅尔，H。李文，基于CMOS有源电感的射频带通滤波器设计 ， 电 子 工 程 学 报 ， 第 二 卷 ： 模 拟 数 字 信 号 处 理 。 50 （ 12 ） （ 2003 ）942https://doi.org/10.1109/TCSII.2003.820235[21] M.埃拉米恩湾芒迪湖黄文，高性能单晶体管全通滤波器的设计与实现，北京大学学报，2001。132（2021）153645，https://doi.org/10.1016/j.aeue.2021.153645。[22] A.乌卢索伊湾Schleicher，H. Schumacher，一种用于UWB真时延和相移应用的可调谐 差 分 全 通 滤 波 器 ， IEEE 微 波 无 线 。 康 朋 Lett. 21 （ 9 ） （ 2011 ）462https://doi.org/10.1109/[23] P. Ahmadi，M.H.塔哈维湖Belostotski，A.Madanayake，A 0.13-lm CMOS用于多GHz操作的电流模式全通滤波器，IEEE学报，超 大 规 模 集 成 电 路 （ VLSI ） 系 统 23 （ 12 ） （ 2015 ） 2813-2818 ， doi ：10.1109/TVLSI.2014.2380820。[24] S.R. Aghazadeh，H. Martinez，A. Saberkari，基于5GHz CMOS全通滤波器的真时间 延迟单元 ，电子学8 （1）（ 2019 ）16， https://doi.org/10.3390/electronics8010016。[25] I. Mondal，N.