7400和7486构成全加器

7400和7486是两种常用的逻辑门集成电路，它们可以组合在一起构成全加器。

首先，让我们了解一下7400。7400是一种四输入二与非门，也被称为四与非门。它有四个输入引脚（A、B、C、D）和两个输出引脚（Y、Y'）。当所有输入引脚都为高电平（1）时，输出引脚Y为低电平（0），否则输出引脚Y为高电平（1）。Y'是Y的反相输出。

接下来，我们来介绍7486。7486是一种四输入异或门，也被称为四异或门。它有四个输入引脚（A、B、C、D）和两个输出引脚（Y、Y'）。当输入引脚中的奇数个引脚为高电平（1）时，输出引脚Y为高电平（1），否则输出引脚Y为低电平（0）。Y'是Y的反相输出。

通过组合使用7400和7486，我们可以构建一个全加器。全加器用于将两个二进制数相加，并产生一个和值和一个进位值。全加器由两个部分组成：两个半加器和一个或门。每个半加器使用两个输入位和一个进位位来计算一个和位和一个进位位。而或门用于将两个半加器的进位位和输入位的进位位相加。

希望以上介绍对您有帮助！

相关问题

半加器及全加器构成及测试

半加器和全加器是数字电路中常用的组合逻辑电路，用于实现两个二进制数相加。其中，半加器可以实现两个一位二进制数的相加，而全加器可以实现三个一位二进制数的相加。

下面是半加器的构成和测试方法：

半加器的构成：

半加器由两个输入端和两个输出端组成，分别是输入端 A 和 B，输出端 S 和 C（进位）。

半加器的真值表如下所示：

| A | B | S | C |
|:-:|:-:|:-:|:-:|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |

半加器的逻辑图如下所示：

    A ----\      S 
           > XOR ---->
    B ----/      C 

半加器的测试：

为了测试半加器，需要使用数字电路实验箱或模拟软件。

测试步骤如下：

1. 将半加器的 A 和 B 输入端连接到两个开关或信号发生器的输出端。

2. 将半加器的 S 和 C 输出端连接到示波器或 LED 灯。

3. 打开开关或信号发生器，将 A 和 B 的输入分别设置为 0 和 1，观察 S 和 C 的输出是否符合真值表中的结果。

4. 将 A 和 B 的输入分别设置为 1 和 0，再次观察 S 和 C 的输出。

5. 最后将 A 和 B 的输入都设置为 1，再次观察 S 和 C 的输出。

如果半加器的输出结果符合真值表中的结果，那么说明半加器工作正常。

下面是全加器的构成和测试方法：

全加器的构成：

全加器由三个输入端和两个输出端组成，分别是输入端 A、B 和 C（进位），输出端 S 和 C（进位）。

全加器的真值表如下所示：

| A | B | C | S | C |
|:-:|:-:|:-:|:-:|:-:|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

全加器的逻辑图如下所示：

    A ----\      S 
           > XOR -------
    B ----/            \
                        > XOR ----> C
    C ---------------/

全加器的测试：

测试步骤与半加器类似，需要使用数字电路实验箱或模拟软件。

测试步骤如下：

1. 将全加器的 A、B 和 C 输入端连接到三个开关或信号发生器的输出端。

2. 将全加器的 S 和 C 输出端连接到示波器或 LED 灯。

3. 打开开关或信号发生器，将 A、B 和 C 的输入分别设置为 0、0 和 0，观察 S 和 C 的输出是否符合真值表中的结果。

4. 将 A、B 和 C 的输入分别设置为 0、1 和 1，再次观察 S 和 C 的输出。

5. 最后将 A、B 和 C 的输入都设置为 1，再次观察 S 和 C 的输出。

如果全加器的输出结果符合真值表中的结果，那么说明全加器工作正常。

用74LS138和74LS20构成二进制全加器

74LS138是一个3-8译码器，而74LS20是一个双4输入与非门。这两个芯片无法直接构成一个二进制全加器，因为它们都不是加法器的基本组件。

一个基本的二进制全加器需要三个输入和两个输出。其输入为两个加数和一个进位标志位，输出为一个和值和一个进位标志位。

下面是一个使用74LS86和74LS08构建的二进制全加器电路图：


在这个电路中，74LS86是四个异或门的集合，用于计算两个二进制位的和，而74LS08是两个与非门的集合，用于计算进位标志位。在此基础上，我们可以通过级联多个全加器实现n位二进制加法器。