用Verilog实现：假设三个 LED 灯,LED1,LED2,LED3. (1)LED1亮50秒的同时LED2、LED3 灭。 (2)LED2亮10秒的同时LED1、LED3灭。 (3)LED3亮40秒的同时LED1、LED2灭。

在Verilog硬件描述语言中，我们可以使用条件语句、计数器以及组合逻辑来实现这个LED灯控制功能。这里是一个简单的示例：

module led_controller (
    input wire clk,     // 主时钟信号
    input wire rst,     // 用于复位计数器
    input wire led1_en, // LED1点亮输入
    input wire led2_en, // LED2点亮输入
    input wire led3_en   // LED3点亮输入
);

reg [9:0] counter;    // 三位计数器用于定时

always @(posedge clk or posedge rst) begin
    if (rst) begin
        counter <= 0;
        led1 <= 0; led2 <= 0; led3 <= 0;  // 初始状态，所有LED关闭
    end else if (counter == 5'b10100) begin  // LED1亮50秒
        led1 <= 1;
        led2 <= 0; led3 <= 0;
    end else if (counter == 5'b01010) begin  // LED2亮10秒
        led2 <= 1;
        led1 <= 0; led3 <= 0;
    end else if (counter == 5'b00100) begin  // LED3亮40秒
        led3 <= 1;
        led1 <= 0; led2 <= 0;
    end else begin
        counter <= counter + 1'b1;
    end
end

assign led1 = led1_en & led1;
assign led2 = led2_en & led2;
assign led3 = led3_en & led3;

endmodule

在这个例子中，我们使用了一个三进制计数器`counter`来存储每个LED灯的亮灯时间。每当主时钟`clk`上升沿触发时，计数器会递增。当计数值达到对应的时间点（如`50`秒对应十进制的`10100`），则相应地点亮对应的LED灯，并保持其他LED灯熄灭。

请注意，这是一个简化的实现，实际应用可能需要更复杂的控制逻辑，例如使用模块化设计和状态机等高级技巧。此外，此代码假设了LED灯的状态可以直接通过逻辑门连接到它们的驱动信号上。在实际电路中，可能需要额外的驱动电路。