用Python写一个脚本，找到Verilog文件中例化的子模块

好的，以下是一个用 Python 读取 Verilog 文件并找到实例化子模块的脚本：

import re

# 读取 Verilog 文件
with open('example.v', 'r') as f:
    verilog_code = f.read()

# 匹配实例化子模块的模式
pattern = re.compile(r'\w+\s+(\w+)\s*\(')

# 搜索所有匹配的实例化子模块
instances = pattern.findall(verilog_code)

# 输出结果
print('实例化的子模块：')
for instance in instances:
    print(instance)

这个脚本首先打开一个名为 `example.v` 的 Verilog 文件，并使用正则表达式模式搜索文件中所有实例化子模块的名称。然后，它打印出结果，即匹配到的所有子模块名称。请注意，这个脚本仅匹配最简单的实例化模式，可能需要根据实际情况进行修改。