verilog 4bits 十进制同步加法计数器

以下是一个4位十进制同步加法计数器的Verilog代码：

module sync_counter(
    input clk,
    input reset,
    output reg [3:0] count
);

always @(posedge clk) begin
    if (reset) begin
        count <= 4'b0000;
    end else begin
        count <= count + 4'b0001;
    end
end

endmodule

该计数器有一个时钟输入（clk）、一个重置输入（reset）和一个输出（count）。当时钟上升沿到来时，计数器会判断是否需要重置，如果需要，将计数器值设为0；否则就将计数器值加上1。计数器初始值为0。

需要注意的是，该计数器是同步的，即只有在时钟上升沿时才会进行计数，而不是异步计数器那样时时刻刻都在计数。这种同步计数器可以保证在高速时钟下能够稳定工作。

相关问题

设计一个具有异步复位控制的 4bits 十进制同步加法计数器，采用按键 BTND 作为时钟输入，通过防抖处理后作为计数器的时钟信号。计数器的 计数结果通过七段数码管显示

。以下是该计数器的Verilog代码：

module counter(
    input wire clk,
    input wire rst,
    input wire btn_d,
    output reg [3:0] count,
    output reg [6:0] seg
);

reg [3:0] next_count;

// 防抖处理
reg [2:0] btn_d_cnt;
wire btn_d_stable = (btn_d_cnt == 3);

always @(posedge clk, posedge rst)
begin
    if (rst)
        next_count <= 4'd0;
    else if (btn_d_stable)
        next_count <= count + 1;
end

always @(posedge clk)
begin
    if (rst)
        count <= 4'd0;
    else if (btn_d_stable)
        count <= next_count;
end

// 数码管输出
always @*
begin
    case (count)
        4'd0: seg = 7'b1000000; // 0
        4'd1: seg = 7'b1111001; // 1
        4'd2: seg = 7'b0100100; // 2
        4'd3: seg = 7'b0110000; // 3
        4'd4: seg = 7'b0011001; // 4
        4'd5: seg = 7'b0010010; // 5
        4'd6: seg = 7'b0000010; // 6
        4'd7: seg = 7'b1111000; // 7
        4'd8: seg = 7'b0000000; // 8
        4'd9: seg = 7'b0011000; // 9
        default: seg = 7'b1111111; // 显示空白
    endcase
end

endmodule

该计数器包括一个同步计数器和一个防抖模块。同步计数器使用按键 BTND 作为时钟信号，计数结果通过七段数码管显示。防抖模块将BTND信号进行防抖处理，避免计数器因按键抖动而出现误操作。计数器具有异步复位功能，当复位信号 rst 为高电平时，计数器将重置为0。

异步十进制BCD加法计数器verilog

下面是一个异步十进制BCD加法计数器的Verilog代码示例：

module async_bcd_counter(input clk, rst, input inc, output reg [3:0] count);

always @(posedge clk or negedge rst) begin
    if(!rst) begin
        count <= 4'b0000;
    end else if(inc) begin
        if(count == 4'b1001) begin
            count <= 4'b0000;
        end else if(count == 4'b1000) begin
            count <= 4'b0001;
        end else if(count == 4'b1010) begin
            count <= 4'b0001;
        end else if(count == 4'b1011) begin
            count <= 4'b0010;
        end else if(count == 4'b1100) begin
            count <= 4'b0010;
        end else if(count == 4'b1101) begin
            count <= 4'b0011;
        end else if(count == 4'b1110) begin
            count <= 4'b0011;
        end else if(count == 4'b1111) begin
            count <= 4'b0000;
        end else begin
            count <= count + 1;
        end
    end
end

endmodule

该代码使用了一个异步复位和一个时钟，以及一个输入端口inc，用于控制计数器是否递增。计数器的当前值存储在输出端口count中，使用了4位二进制编码表示BCD码。

当inc为1时，计数器会递增。在递增过程中，如果计数器的当前值为9，则会回到0；如果当前值为8，则会变为1；如果当前值为10、11、12、13，则会变为1、2、3、0。如果计数器的当前值小于8，则会直接加1。

当rst为0时，计数器会被重置为0。