verilog通过动态扫描使EGO1两个数码管独立显示

在 Verilog 中，可以通过动态扫描来实现两个数码管独立显示。具体实现步骤如下：

1. 首先定义一个计数器，用于计数扫描到了哪个数码管。

2. 定义数码管的输入信号和输出信号。输入信号包括需要显示的数值，输出信号包括七段数码管的控制信号。

3. 在时钟信号的上升沿触发计数器，用于切换数码管的显示。

4. 在每个数码管显示时，将输入信号转换成七段数码管的控制信号，然后输出到对应的数码管上。

5. 使用一个循环，在每个时钟周期内不断地扫描两个数码管的显示。

下面是一个简单的 Verilog 代码示例：

module dynamic_scan(
    input clk,
    input [7:0] data1,
    input [7:0] data2,
    output [6:0] seg,
    output [1:0] sel
);

reg [1:0] cnt;

always @(posedge clk) begin
    cnt <= cnt + 1;
end

assign sel = cnt;

always @(*) begin
    case (cnt)
        2'b00: seg = convert_to_seven_seg(data1);
        2'b01: seg = 7'b0000001;
        2'b10: seg = convert_to_seven_seg(data2);
        2'b11: seg = 7'b0000001;
    endcase
end

endmodule

其中 `data1` 和 `data2` 分别表示需要显示的数值，`seg` 表示七段数码管的控制信号，`sel` 表示当前需要显示的数码管。`convert_to_seven_seg` 函数用于将输入信号转换成七段数码管的控制信号。在每个时钟周期内，根据计数器的值来选择显示哪个数码管，并将对应的控制信号输出到数码管上。