13k的存储器的地址线根数为

13k的存储器的地址线根数为14根。

存储器的大小可以通过地址线根数来确定，每增加一根地址线，存储器的地址空间就会增加一倍。13k存储器的大小可以用2的指数来逼近，最接近但不超过13k的2的指数是2^14，所以13k的存储器需要14根地址线。

当地址线根数为14时，存储器的地址空间为0-2^14-1，即0-16383。这意味着14根地址线可以表示16384个不同的地址，每个地址对应存储器中的一个存储单元。

因此，13k的存储器的地址线根数为14根。

相关问题

64K*16的存储器有多少条地址线

64K*16的存储器有16根地址线。

这是因为：

- 64K 表示存储器中的存储单元总数，其中 K 是千，表示2的10次方，因此它等于 2的16次方，即 65536。
- 每个存储单元包含16位（16进制）的数据，因此需要16根地址线来选择每个存储单元。

因此，总共需要 16 + log2(16) = 20 根线。其中 log2(16) 表示16的以2为底的对数，即4。但是，一般来说，地址线的数量是2的整数次幂，因此需要向上取整到 2的5次方，即16+5=21。所以，64K*16的存储器需要 21 根地址线。

试采用6264（8K×8b）和全译码法为以8086为CPU的微机系统设计一个40K×8b的RAM。画出该存储器的接线原理图，并指出各片6264的地址范围。

由于6264芯片只有8K×8b的存储空间，因此需要采用4片6264芯片并联的方式来实现40K×8b的存储器。

为了实现全译码，需要使用74LS138译码器。由于8086 CPU的地址线有20根，因此需要使用3根地址线来控制译码器，使其译出8片6264芯片中的一片。

以下是接线原理图：


在这个接线原理图中，A0~A12是CPU的地址线，A13~A15是74LS138译码器的地址线，A16~A19是直接连接到4片6264芯片的地址线。OE是输出使能控制线，用于控制输出数据到CPU。CE是片选控制线，用于控制选中哪一片6264芯片。

每个6264芯片的地址范围是2^13 = 8192，因此4片6264芯片的地址范围是4 × 8192 = 32768。由于需要实现40K×8b的存储器，因此需要使用8片6264芯片，其中4片并联实现32K×8b，另外4片并联实现另外8K×8b。