74ls161引脚图及功能
时间: 2023-12-07 10:04:28 浏览: 397
74LS161是一种4位二进制同步计数器,能进行模M=16的加法计数。它有两个时钟输入,一个是CP时钟输入,一个是MR时钟输入。CP时钟输入用于计数,MR时钟输入用于清零计数器。它还有一个异步清零输入,一个并行加载输入和四个并行输出。以下是74LS161的引脚图及功能:
![74LS161引脚图](https://img-blog.csdn.net/20180522163412909?watermark/2/text/aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3N0YXRpYy5wbmc=/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70/q/70)
1. CP时钟输入:用于计数,每上升沿计数器加1。
2. MR时钟输入:用于清零计数器,当MR为低电平时,计数器清零。
3. P0-P3并行数据输入:用于并行加载,当PL为低电平时,P0-P3的数据被加载到计数器中。
4. PL并行加载输入:当PL为低电平时,P0-P3的数据被加载到计数器中。
5. TC输出:计数器溢出时输出高电平。
6. Q0-Q3并行输出:计数器的四个位的输出。
7. GND:接地。
8. QD输出:计数器的最高位输出。
9. CPD时钟输入:用于异步清零,当CPD为低电平时,计数器清零。
10. VCC:电源正极。
相关问题
74ls161引脚图及功能真值表
74LS161 是一款4位二进制可增计数器,它的引脚图及功能真值表如下:
引脚图:
```
+--------+--+---+
CLK |1 | | 16| Vcc
CLEAR |2 | | 15| Q3
D0 |3 | | 14| Q2
D1 |4 74LS161 13| Q1
D2 |5 | | 12| Q0
ENABLE |6 | | 11| LOAD
GND |7 | | 10| A
B |8 | | 9 | B
+--------+--+---+
```
功能真值表:
```
+-----+-----+-----+-----+-------+
| CLR | CLK | ENP | ENT | COUNT |
+-----+-----+-----+-----+-------+
| L | X | X | X | 000 |
| H | ↑ | L | X | 001 |
| H | ↑ | H | X | 010 |
| H | ↑ | H | L | 011 |
| H | ↑ | H | H | 100 |
| H | ↓ | X | X | 111 |
+-----+-----+-----+-----+-------+
```
其中,CLR 为异步清零端,当 CLR 为 L 时,计数器的值被清零;CLK 为时钟输入端,计数器在每个 CLK 上升沿时加 1;ENP 和 ENT 分别为计数器的并行使能和串行使能,当 ENP 和 ENT 都为 H 时,计数器可正常工作;COUNT 为计数器的输出值。LOAD 为并行加载控制端,当 LOAD 为 L 时,计数器的值被加载到 A、B、C、D 输入端所对应的 D 触发器中。
74ls192引脚图及功能表
74LS192是一种4位上升计数器,具有下面所列的功能和引脚:
引脚图如下所示:
引脚1和16:VCC,正电源输入
引脚8和9:清零输入
引脚15和10:时钟输入
引脚12和13:并行输出
引脚11:串行输出
引脚2、3、4、5、6、7、14:接地
功能表如下:
1.引脚VCC为74LS192的正电源输入引脚,用于连接外部电源供电。
2.引脚清零输入(CLR)为异步清零输入端,当有低电平信号输入时,可以将计数器清零。
3.引脚时钟输入(CP0、CP1)用于计数器的时钟信号输入,用于触发计数器的计数功能。
4.引脚并行输出(QA、QB、QC、QD)为计数器的并行输出端,可以直接输出当前计数器的数值。
5.引脚串行输出(QD)为计数器的串行输出端,当需要将数值联接到其他模块时可以使用。
6.引脚GND为74LS192的接地引脚,用于连接外部地线。
74LS192是一种经典的计数器芯片,适用于数字电子技术中的计数和控制电路。以上是74LS192的引脚图及功能表的相关介绍。