74ls32引脚图及功能表

74LS32是一种集成电路，它是四个双输入或门的集合。每个或门有两个输入引脚和一个输出引脚。当任意一个或多个输入引脚为高电平时，输出引脚会产生高电平信号。反之，当所有输入引脚都为低电平时，输出引脚会产生低电平信号。下面是74LS32的引脚图及功能表：


| 引脚 | 名称 | 功能 |
| ---- | ---- | ---- |
| 1 | 1A | 输入1 |
| 2 | 1B | 输入2 |
| 3 | 1Y | 输出1 |
| 4 | 2A | 输入3 |
| 5 | 2B | 输入4 |
| 6 | 2Y | 输出2 |
| 7 | GND | 地 |
| 8 | 3Y | 输出3 |
| 9 | 3B | 输入6 |
| 10 | 3A | 输入5 |
| 11 | 4Y | 输出4 |
| 12 | 4B | 输入8 |
| 13 | 4A | 输入7 |
| 14 | VCC | 电源 |

相关问题

74ls161引脚图及功能表

74ls161是一款4位二进制同步计数器，具有多种计数模式，包括二进制、BCD和负计数模式。其引脚图如下：


其中，Vcc和GND分别为芯片的电源输入端。CP（时钟输入）用于输入时钟信号，CE（使能输入）用于使能芯片。R0~R3是并行数据输入端，可以输入4位二进制或BCD码。Q0~Q3是并行数据输出端，输出当前计数器的值。

74ls161还具有多种计数模式，这些模式通过其功能表来定义。以下是74ls161的功能表：


74LS74引脚图及功能表

74LS74是一款双D触发器芯片，它的引脚图和功能表如下：

引脚图：

        +---+--+---+
  CLR --|1  +--+ 14|-- Vcc
   D1 --|4       11|-- Q2
  GND --|5       10|-- Q2bar
       |6        9|-- SET
       |7        8|-- CLKbar
        +----------+

功能表：

        +-----+-----++-----+-----+
        | CLK | CLR || Q   | Q'  |
        +-----+-----++-----+-----+
        | L   | H   || H   | L   |
        | H   | H   || L   | H   |
        | Hx  | L   || Q0  | Q0' |
        | Hx  | Hx  || Q0  | Q0' |
        +-----+-----++-----+-----+

其中，CLR是清零输入，SET是置位输入，CLK是时钟输入，D1和D2是数据输入，Q1和Q2是数据输出，Q1bar和Q2bar是它们的反相输出。在74LS74中，两个D触发器共享一个时钟信号，CLR和SET信号可以使其中一个D触发器被清零或置位。