74ls273引脚图及功能
时间: 2024-08-12 22:08:09 浏览: 57
74LS273是一款双路四选一数据选择器或译码器,它使用DIP封装(双列直插式封装)。以下是74LS273的主要引脚图及其功能:
1. **A0** 和 **A1**:这是地址输入引脚,一共2位,用于选择存储单元。当这两个引脚的不同组合时,可以指定数据输入线(D0-D3)中的哪一个将被送到输出端。
2. **D0** 到 **D3**:这是数据输入引脚,共4位,根据A0和A1的组合,会有一个数据被选中并传递到输出。
3. **选通输入(OE)**:这是一个控制信号,高电平有效。当OE为低(0)时,数据被选中并输出;当OE为高(1)时,所有输出都为高阻抗,表示没有数据传输。
4. **使能(EN)**:全称为enable,也是一个控制信号,通常高电平有效。EN控制整个器件是否工作,当EN为低(0)时,器件处于高阻状态,不执行数据传输。
5. **输出端**:有两条输出线Y0和Y1,每条对应地址空间的一半,根据输入的A0和A1以及OE和EN的状态,输出相应的D0-D3位。
6. **输出使能(OEout)**:Y0和Y1的输出使能,如果需要控制输出高阻,则OEout信号为低。
7. **电源(VCC)**:提供正电源电压,一般为+5V。
8. **接地(GND)**:电路的地线。
相关问题
74ls273引脚图及功能表
74ls273是一种D型触发器,具有8位存储能力。以下是它的引脚图和功能表:
引脚图:
```
+----+--+----+
D0 -|1 +--+ 20|- Vcc
D1 -|2 19|- D7
D2 -|3 18|- CP
D3 -|4 74LS273 17|- GND
D4 -|5 16|- Q7
D5 -|6 15|- Q6
D6 -|7 14|- Q5
D7 -|8 13|- Q4
G(LE)-|9 12|- Q3
OE -|10 11|- Q2
+-----------+
```
功能表:
```
CP OE G(LE) Dn Qn
L H X X Q(n-1)
↑ H L X Q(n-1) (load)
H L X X Q(n-1) (hold)
H H X X Q(n-1) (no change)
H X X H Q(n-1) (output disable)
```
其中,CP是时钟输入,OE是输出使能,G(LE)是存储器使能,Dn是数据输入,Qn是数据输出。在时钟输入CP的上升沿,根据存储器使能G(LE)的状态,将数据输入Dn存储到相应的存储单元中。在输出使能OE为低电平时,数据输出Qn与存储单元中的值相同。
74ls161引脚图及功能表
74ls161是一款4位二进制同步计数器,具有多种计数模式,包括二进制、BCD和负计数模式。其引脚图如下:
![74ls161引脚图](https://img-blog.csdnimg.cn/20210928113107460/74ls161_pinout.png)
其中,Vcc和GND分别为芯片的电源输入端。CP(时钟输入)用于输入时钟信号,CE(使能输入)用于使能芯片。R0~R3是并行数据输入端,可以输入4位二进制或BCD码。Q0~Q3是并行数据输出端,输出当前计数器的值。
74ls161还具有多种计数模式,这些模式通过其功能表来定义。以下是74ls161的功能表:
![74ls161功能表](https://img-blog.csdnimg.cn/20210928113107460/74ls161_function_table.png)