74ls183引脚图及功能
时间: 2023-09-12 14:03:26 浏览: 408
74LS183是一种二进制加法器/减法器,它具有以下引脚和功能:
引脚图:
```
+--+--+--+--+
Cn --> |1 |2 |3 |4 |--> S
A0 --> |5 |6 |7 |8 |--> B0
A1 --> |9 |10|11|12|--> B1
A2 --> |13|14|15|16|--> B2
Bn --> |17|18|19|20|--> Cout
+--+--+--+--+
```
功能:
- A0-A2:输入A的3位二进制数。
- B0-B2:输入B的3位二进制数。
- Cn:输入进位。当进行减法运算时,Cn为借位,当进行加法运算时,Cn为进位。
- S:输出和/差的3位二进制数。
- Cout:输出进位/借位。当进行减法运算时,Cout为1表示有借位,当进行加法运算时,Cout为1表示有进位。
该芯片能够进行3位二进制数的加法和减法运算,具体的运算方式由Cn决定。当Cn为0时,进行加法运算,当Cn为1时,进行减法运算。
相关问题
74ls161引脚图及功能表
74ls161是一款4位二进制同步计数器,具有多种计数模式,包括二进制、BCD和负计数模式。其引脚图如下:
![74ls161引脚图](https://img-blog.csdnimg.cn/20210928113107460/74ls161_pinout.png)
其中,Vcc和GND分别为芯片的电源输入端。CP(时钟输入)用于输入时钟信号,CE(使能输入)用于使能芯片。R0~R3是并行数据输入端,可以输入4位二进制或BCD码。Q0~Q3是并行数据输出端,输出当前计数器的值。
74ls161还具有多种计数模式,这些模式通过其功能表来定义。以下是74ls161的功能表:
![74ls161功能表](https://img-blog.csdnimg.cn/20210928113107460/74ls161_function_table.png)
74LS74引脚图及功能表
74LS74是一款双D触发器芯片,它的引脚图和功能表如下:
引脚图:
```
+---+--+---+
CLR --|1 +--+ 14|-- Vcc
D1 --|4 11|-- Q2
GND --|5 10|-- Q2bar
|6 9|-- SET
|7 8|-- CLKbar
+----------+
```
功能表:
```
+-----+-----++-----+-----+
| CLK | CLR || Q | Q' |
+-----+-----++-----+-----+
| L | H || H | L |
| H | H || L | H |
| Hx | L || Q0 | Q0' |
| Hx | Hx || Q0 | Q0' |
+-----+-----++-----+-----+
```
其中,CLR是清零输入,SET是置位输入,CLK是时钟输入,D1和D2是数据输入,Q1和Q2是数据输出,Q1bar和Q2bar是它们的反相输出。在74LS74中,两个D触发器共享一个时钟信号,CLR和SET信号可以使其中一个D触发器被清零或置位。