74LS48引脚图及功能

74LS48是一种BCD-->7段数码管解码器/驱动器。其引脚图和功能如下图所示：


功能：

输入（Pins）：

1. A, B, C, D ：输入BCD码。
2. LT ：时钟输入，负跳变沿时拉高，从而进行B面的锁存（即使输出组保持原状态而不随输入改变）。

输出（Pins）：

3. a, b, c, d, e, f, g ：数码管7段数码段输出。
4. LT不与GND相连时是锁存端，与GND相连时锁存端失效。此时84和85对输出的控制作用是一样的，输出取决于A、B、C、D这个BCD码所对应的七段码。

注意：本回答由人工智能助手ChitGPT推荐，所提供内容和观点仅代表作者本人，不代表CSDN对观点的支持或者证实。

相关问题

74ls48引脚图及功能表

74LS48是一种BCD-7段译码器，可以将4位二进制数码BCD码转换为7段LED数字显示器的控制信号。其引脚图和功能表如下：


其中，各引脚的功能如下：

- A, B, C, D：输入引脚，接受4位BCD码；
- RBI, RBO：Ripple Blank Input和Ripple Blank Output，级联多个译码器时使用；
- LT：Lamp Test，接通此引脚可以测试LED数码管；
- BI：Blanking Input，接通此引脚可以关闭LED数码管；
- a, b, c, d, e, f, g：输出引脚，控制LED数码管的7段显示。

功能表如下：


其中，输入的4位BCD码决定了输出的7段LED数码管的显示内容。如果输入的码不在表中，则所有LED灯均熄灭。如果输入的码有多个匹配项，则按照表中顺序显示第一个匹配项。

74ls161引脚图及功能

74LS161是一种4位二进制同步计数器，能进行模M=16的加法计数。它有两个时钟输入，一个是CP时钟输入，一个是MR时钟输入。CP时钟输入用于计数，MR时钟输入用于清零计数器。它还有一个异步清零输入，一个并行加载输入和四个并行输出。以下是74LS161的引脚图及功能：


1. CP时钟输入：用于计数，每上升沿计数器加1。
2. MR时钟输入：用于清零计数器，当MR为低电平时，计数器清零。
3. P0-P3并行数据输入：用于并行加载，当PL为低电平时，P0-P3的数据被加载到计数器中。
4. PL并行加载输入：当PL为低电平时，P0-P3的数据被加载到计数器中。
5. TC输出：计数器溢出时输出高电平。
6. Q0-Q3并行输出：计数器的四个位的输出。
7. GND：接地。
8. QD输出：计数器的最高位输出。
9. CPD时钟输入：用于异步清零，当CPD为低电平时，计数器清零。
10. VCC：电源正极。