makefile编译库

Makefile是一个用于控制构建过程的文件，它定义了一系列的规则和指令来编译和链接程序。在编译库时，Makefile通常包括目标文件（.o 或 .obj）的创建，以及最终库文件（如 .a 或 .so）的链接。以下是编译库时在Makefile中可能会用到的一个基本示例：

1. 定义编译器和编译选项。比如使用`gcc`或`g++`作为编译器，并且可能包括特定的宏定义、优化选项等。

CC=gcc
CFLAGS=-I./include -O2

2. 定义需要编译的源文件。通常会有一个变量列表，包含所有需要编译的源文件。

SRC=$(wildcard *.cpp)

3. 将源文件编译成目标文件。使用`.cpp`文件列表生成对应的`.o`文件。

OBJ=$(SRC:.cpp=.o)

4. 定义最终的库文件名。这将是链接生成的目标。

LIB_NAME=libmylib.a

5. 编写规则来构建最终的库文件。使用`ar`命令将所有目标文件打包成一个库文件。

$(LIB_NAME): $(OBJ)
	$(AR) rcs $@ $^

6. 定义清理规则，以便在需要重新编译时清除旧的目标文件和库文件。

clean:
	rm -f $(OBJ) $(LIB_NAME)

7. 最后，通常会有一个默认规则，用于指定默认的目标，比如`all`。

all: $(LIB_NAME)

因此，一个简单的Makefile可能看起来像这样：

CC=gcc
CFLAGS=-I./include -O2
SRC=$(wildcard *.cpp)
OBJ=$(SRC:.cpp=.o)
LIB_NAME=libmylib.a

$(LIB_NAME): $(OBJ)
	$(AR) rcs $@ $^

clean:
	rm -f $(OBJ) $(LIB_NAME)

all: $(LIB_NAME)

在实际使用时，你需要根据具体的源文件和构建需求来调整Makefile中的变量和规则。